中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

172 records (took 0.018 seconds)

    KR20210027706A - Memory device
    4.
    发明专利
    KR20210027706A - Memory device 审中-公开

    公开(公告)号：KR20210027706A

    公开(公告)日：2021-03-11

    申请号：KR1020190108359A

    申请日：2019-09-02

    Applicant: 삼성전자주식회사

    Inventor： 박주용 ,  김찬호 ,  변대석

    IPC: H01L27/115 ,  H01L21/768 ,  H01L25/065 ,  H01L25/18

    CPC classification number: H01L27/11573 ,  G11C5/063 ,  H01L27/115 ,  G11C16/0483 ,  G11C5/04 ,  G11C7/18 ,  H01L21/768 ,  H01L24/00 ,  H01L25/00 ,  H01L25/065 ,  H01L25/18 ,  H01L27/11575 ,  H01L27/11582

    Abstract: 본 발명의 실시 형태에 따른 메모리 장치는, 제1 기판 상에 형성된 메모리 셀 어레이를 포함하고, 제1 최상부 메탈층에 제1 본딩 메탈을 포함하는 제1 반도체 칩과, 제2 기판 상에 형성된 회로 소자들을 포함하며, 상기 회로 소자들은 상기 메모리 셀 어레이를 동작시키기 위한 주변 회로를 제공하고, 제2 최상부 메탈층에 제2 본딩 메탈을 포함하는 제2 반도체 칩을 포함하고, 본딩 영역에서 상기 제1 본딩 메탈과 상기 제2 본딩 메탈을 통해 상기 제1 반도체 칩과 상기 제2 반도체 칩이 서로 전기적으로 연결되며, 상기 제1 반도체 칩과 상기 제2 반도체 칩이 서로 전기적으로 연결되지 않는 비본딩 영역에서, 상기 제1 최상부 메탈층과 상기 제2 최상부 메탈층 중에서 적어도 하나는 상기 주변 회로와 전기적으로 연결되는 라우팅 배선을 형성한다.

    홀수의 매트들을 구비한 비휘발성 메모리 장치, 그것의 블록 설정 방법, 그것을 포함하는 메모리 시스템
    7.
    发明授权
    홀수의 매트들을 구비한 비휘발성 메모리 장치, 그것의 블록 설정 방법, 그것을 포함하는 메모리 시스템 有权
    具有差异嵌套设置方法的非易失性存储器件及其相关的存储器系统

    公开(公告)号：KR101691097B1

    公开(公告)日：2016-12-30

    申请号：KR1020100015313

    申请日：2010-02-19

    Applicant: 삼성전자주식회사

    Inventor： 김찬호 ,  윤동규 ,  황상원 ,  이진엽

    IPC: G11C8/12 ,  G11C8/10 ,  G11C16/04 ,  G06F12/02

    Abstract: 본발명의실시예에따른비휘발성메모리장치는, 복수의메모리블록들을갖는홀수(3이상의자연수)의매트들, 및입력된어드레스에따라상기매트들중 적어도하나에서상기복수의메모리블록들중 하나를선택하는어드레스디코더들을포함한다. 본발명에따른비휘발성메모리장치는, 홀수의매트들로구현됨으로써제한된패키지내에서블록의개수를증가하면서성능열화및 읽기실패를줄일수 있다.

    Abstract translation: 目的：提供具有奇数垫的非易失性存储器件，其块设置方法和具有该非易失性存储器块的存储器系统，以通过增加有限封装中的块数来减少性能劣化和读取失败。 构成：在具有奇数块的非易失性存储器件中，其块设置方法和具有该块的存储系统具有相同的特征，垫（111,112,113）包括多个存储块。 存储块包括多个存储单元。 地址解码器（121,122,123）解码公共地址。 地址解码器选择一个存储块。 页面缓冲区（131,132,133）连接到每个垫。 页面缓冲区临时存储要编程的数据。 控制逻辑（141）控制非易失性存储器件（100）的整体操作。

    비휘발성 메모리 장치의 프로그램 방법
    9.
    发明公开
    비휘발성 메모리 장치의 프로그램 방법 有权
    编写非易失性存储器件的存储器单元的方法

    公开(公告)号：KR1020110092136A

    公开(公告)日：2011-08-17

    申请号：KR1020100011624

    申请日：2010-02-08

    Applicant: 삼성전자주식회사

    Inventor： 황상원 ,  김찬호

    IPC: G11C16/34 ,  G11C16/10 ,  G11C16/12 ,  G11C16/32

    CPC classification number: G11C16/12 ,  G11C11/5628 ,  G11C16/3454 ,  G11C16/34 ,  G11C16/10 ,  G11C16/32

    Abstract: PURPOSE: A programming method of a non-volatile memory device is provided to reduce the increment of a program voltage adaptively by reflecting the program state of memory cells. CONSTITUTION: In a programming method of a non-volatile memory device, an increment step pulse program is operated based on a program voltage and first and second verification voltage(S120). The increment of the program voltage is changed according to the result of a first pass-fail of the memory cells(S140). The increment step pulse program is finished according to the result of a second pass-fail of the memory cells(S160).

    Abstract translation: 目的：提供一种非易失性存储器件的编程方法，通过反映存储器单元的程序状态来自适应地减小编程电压的增量。 构成：在非易失性存储器件的编程方法中，根据编程电压和第一和第二验证电压来操作增量步进脉冲程序（S120）。 程序电压的增量根据存储单元的第一次通过失败的结果而改变（S140）。 根据存储单元的第二通过失败的结果，完成增量步长脉冲程序（S160）。

Patent Agency Ranking