-
公开(公告)号：KR1019980016320A
公开(公告)日：1998-05-25
申请号：KR1019960035860
申请日：1996-08-27
Applicant: 삼성전자주식회사
Inventor： 신영민
IPC: G06F1/00
Abstract: 이 발명은 플러그 앤드 플레이 리니어 피드백 시프트 레지스터 회로에 관한 것으로, 내부의 제너레이션 데이터를 출력하는 리니어 피드백 시프트 레지스터부와
상기 리니어 피드백 시프트 레지스터부의 출력과 카드로부터 입력되는 데이터가 같은지를 비교하여 그 결과를 출력하는 비교부와; 상기 비교부의 출력을 입력받아, 상기 리니어 피드백 시프트 레지스터부의 출력과 카드로부터 입력되는 데이터가 같지 않으면, 리니어 피드백 시프트 레지스터부를 초기화시키기 위한 초기화부와; 상기 리니어 피드백 시프트 레지스터부의 출력과 카드로부터 입력되는 데이터가 같으면, 다음모드로 진행하도록 제어신호를 출력하는 갓키신호출력부를 포함하여 구성되어, 핵싸데시멀 노테이션(Hexadecimal Notation)을 구현하고, 플러그 앤드 플레이(Plug and Play)를 지원하지 않는 시스템이나 바이오스(BIOS)를 사용할 때에, 이 시퀀스(Sequence) 등을 자동으로 빠져나올 수 있도록 하는 플러그 앤드 플레이 리니어 피드백 시프트 레지스터 회로에 관한 것이다.-
公开(公告)号：KR1019970056988A
公开(公告)日：1997-07-31
申请号：KR1019950046463
申请日：1995-12-04
Applicant: 삼성전자주식회사
IPC: H04N5/30
Abstract: 본 발명은 3.3V/5V에서 모두 동작할 수 있는 인터페이스회로를 갖는 CCD용 수직 드라이버회로에 관한 것으로서, 특히 고전압원과 저전압원의 공통적으로 기준신호와 입력된 입력신호를 비교하여 비교 결과를 출력하는 인터페이스회로부; 인터페이스회로부의 출력신호를 레벨 변환하는 레벨 쉬프터부; 및 레벨 변환된 신호를 CCD용 수직 구동신호로 출력하는 게이트부를 구비하여 된 것을 특징으로 한다.
따라서, 본 발명에서는 5V의 고전압원으로 구동되는 입력신호와 3.3V의 저잔압원으로 구동되는 입력신호에 대해 공통적인 1.8V의 기준전압을 사용하기 때문에 입력신호의 전압원에 관계없이 겸용하여 사용가능하다.-
公开(公告)号：KR1019950005568B1
公开(公告)日：1995-05-25
申请号：KR1019920012173
申请日：1992-07-08
Applicant: 삼성전자주식회사
Inventor： 신영민
IPC: G09G3/18
Abstract: The controller comprises signals decoded from external data, a decoder/ controller (3) for generating counter select control signal, an oscillation/ synchronizization clock divider (1) for receiving oscillation signal from external to generate internal clock signal for internal clock of controller, an 1-COM counter (5) for counting 1-COM with the output of the divider, a frame counter(6) for counting frame with the output of the 1-COM counter, an n-COM(7) and an n-frame counter(8) for receiving output signals of the 1-COM counter, the frame counter and the decoder/controller(3) to count, and a select/M signal generator (9) for receiving output signals of the 1-COM counter, the frame counter, and the n-COM(7) and the n-frame counter to select and output one of the four signals according to a control signal of the the decoder controller(3).
Abstract translation: 控制器包括从外部数据解码的信号，用于产生计数器选择控制信号的解码器/控制器（3），用于从外部接收振荡信号以产生控制器内部时钟的内部时钟信号的振荡/同步时钟分频器（1） 1-COM计数器（5），用于对分频器的输出进行1-COM计数，一个用于对1-COM计数器的输出进行计数的帧计数器（6），n-COM（7）和n帧 计数器（8），用于接收1-COM计数器的输出信号，帧计数器和解码器/控制器（3）的计数;以及用于接收1-COM计数器的输出信号的选择/ M信号发生器（9） 帧计数器和n-COM（7）和n帧计数器，以根据解码器控制器（3）的控制信号来选择和输出四个信号之一。
-
公开(公告)号：KR1019940018683A
公开(公告)日：1994-08-18
申请号：KR1019930001002
申请日：1993-01-27
Applicant: 삼성전자주식회사
Inventor： 신영민
IPC: G02F1/133
Abstract: 본 발명은 쉬프트 클릭(SC)과, 좌/우 제어단자 및 양방향 데이타 전달 제어단자(DL,DR)를 구비하여 액정판넬의 각 도트셀을 구동시키는 액정판넬 드라이버에 제어신호를 보내는 LCD 콘트롤러에 있어서, 상하, 좌우 반전 입력신호에 따라서, 상기 드라이버의 SC에 보내는 제1,제2제어신호와DL,DR에 보내는 또다른 제1,제2제어신호를 2입력 1출력 멀티플렉서에 의해 선택적으로 제어신호가 구분 출력되도록 LCD 콘트롤러 출력단에 멀티플렉서가 설치된 것을 특징으로 하는 LCD 콘트롤러에 관한 것이며, 또한 쉬프트 클릭(SC)과 좌/우 제어단자(R/L) 및 양방향 데이타 전달 제어단자(DL,PR)를 구비하여 액정판넬의 각 도트셀을 구동시키는 LCD 드라이버와, 이에 연결된 액정판넬과, 상가한 구성의 LCD 콘트롤러를 구비하고, 이 LCD 콘트롤러는 상기 드라이버에 바로 연결시킨 을 특징으로 하는 액정 프로젝터에 관한 것이다.
-
-
Patent Agency Ranking
-
公开(公告)号：KR1019930004912B1
公开(公告)日：1993-06-10
申请号：KR1019900013420
申请日：1990-08-29
Applicant: 삼성전자주식회사
Inventor： 신영민
IPC: H04M1/00
Abstract: The dialer circuit (100) for controlling a melody circuit (200) has a hold circuit. The hold circuit (20) receives on-hook dial input signal, hook-switch input bar signal and hold input signal, and provides the key inhibit bit signal to a key input latch section (11). The key input latch section latches a number of key input signals into the predetermined pulse signals. A dial circuit (12) controls the key input latch section and simultaneously executes the dialing according to the pulse signals. The hold circuit includes two T flip-flops for producing hook output control signal and hold output signal, and a reset circuit for resetting two T flip-flops and producing the chip enable signal.
Abstract translation: 用于控制旋律电路（200）的拨号电路（100）具有保持电路。 保持电路（20）接收挂机拨号输入信号，挂钩开关输入条信号和保持输入信号，并将键禁止位信号提供给键输入锁存部分（11）。 键输入锁存部分将多个键输入信号锁定到预定的脉冲信号中。 拨号电路（12）控制键输入锁存部分，并根据脉冲信号同时执行拨号。 保持电路包括两个用于产生跳闸输出控制信号和保持输出信号的T触发器，以及用于复位两个T触发器并产生芯片使能信号的复位电路。
-
-
-
公开(公告)号：KR1020150067433A
公开(公告)日：2015-06-18
申请号：KR1020130152783
申请日：2013-12-10
Applicant: 삼성전자주식회사
Inventor： 신영민
CPC classification number: G06F12/0811 , G06F12/084 , G06F2212/1024 , G06F2212/601 , G06F2212/6042
Abstract: 멀티-코어 CPU 시스템은공유 L2 캐시와, 액세스제어로직회로와, 각각이상기액세스제어로직회로를통해상기공유 L2 캐시를액세스하는코어들과, 상기코어들중에서작동코어들의개수를지시하는지시신호에응답하여, 상기공유 L2 캐시의크기를조절하는크기조절회로를포함한다.
Abstract translation: 本发明涉及能够调整L2高速缓存特性的多核CPU系统，其中多核CPU系统包括： 共享L2缓存; 访问控制逻辑电路; 分别通过访问控制逻辑电路访问共享L2高速缓存的核心; 以及尺寸调整电路，响应于指示核心中的操作核心数量的信号来调整共享L2高速缓存的大小。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.021 seconds)
