公开(公告)号：KR100269276B1

公开(公告)日：2000-10-16

申请号：KR1019920017437

申请日：1992-09-24

Applicant: 삼성전자주식회사

Inventor： 정동진 ,  박진성 ,  이우성 ,  이병훈

IPC: H01L27/108

Abstract: PURPOSE: A method for forming a trench, a method for dividing devices and a method for fabricating a semiconductor device thereby are provided to control the depth of the trench easily by adjusting the depth of an oxide layer, which is used as an etching stop layer in a trench etching process, in the semiconductor substrate. CONSTITUTION: An oxide film(22) is formed on a semiconductor substrate(100) by a predetermined depth. A photoresist is deposited on the semiconductor substrate(100), exposed by using a mask, and developed, so that a mask pattern is formed. The semiconductor substrate(100) is etched by using the oxide film(22) as an etching stop layer and applying the mask pattern, so that a trench(15) is formed. Then, the mask pattern is removed.

Abstract translation: 目的：提供一种用于形成沟槽的方法，用于分割器件的方法和由此制造半导体器件的方法，以通过调节用作蚀刻停止层的氧化物层的深度来容易地控制沟槽的深度 在沟槽蚀刻工艺中，在半导体衬底中。 构成：在半导体衬底（100）上形成预定深度的氧化物膜（22）。 光致抗蚀剂沉积在半导体衬底（100）上，通过使用掩模曝光并显影，从而形成掩模图案。 通过使用氧化膜（22）作为蚀刻停止层并施加掩模图案来蚀刻半导体衬底（100），从而形成沟槽（15）。 然后，去除掩模图案。

公开(公告)号：KR100268444B1

公开(公告)日：2000-10-16

申请号：KR1019970043558

申请日：1997-08-30

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: G11C11/22

CPC classification number: G11C11/22

Abstract: PURPOSE: A ferroelectric random access memory device is provided to enhance a sensing margin by freely adjusting the biased reference level in a chip. CONSTITUTION: A memory cell array(10) includes word lines, bit lines, and cell electrode lines. Each of them includes a ferroelectric capacitor and a switching transistor. One electrode of the ferroelectric capacitor is connected to a bit line via a switching transistor, and the other electrode is connected to a corresponding cell electrode line. A control electrode of the switching transistor is connected to a corresponding word line of the switching transistor. A sensing circuit receives a level corresponding to a data bit of a selected memory cell and a reference level having an average level of each corresponding level, and senses a level of the selected data bit. A reference cell array(50a) includes many reference cells corresponding to each of bit lines, and provides the reference level to the sensing circuit. The reference cell array additionally includes a redundant cell corresponding to the bit line, and corrects the biased reference level when the reference level is biased toward one direction of data bits.

Abstract translation: 目的：提供一种铁电随机存取存储器件，通过自由调整芯片中的偏置参考电平来增强感测余量。 构成：存储单元阵列（10）包括字线，位线和单元电极线。 它们中的每一个包括铁电电容器和开关晶体管。 铁电电容器的一个电极通过开关晶体管连接到位线，另一个电极连接到相应的电池电极线。 开关晶体管的控制电极连接到开关晶体管的相应字线。 感测电路接收对应于所选择的存储器单元的数据位的电平和具有每个对应电平的平均电平的参考电平，并且感测所选数据位的电平。 参考单元阵列（50a）包括对应于每个位线的许多参考单元，并将该参考电平提供给感测电路。 参考单元阵列还包括对应于位线的冗余单元，并且当参考电平偏向数据位的一个方向时校正偏置的参考电平。

公开(公告)号：KR1020000013392A

公开(公告)日：2000-03-06

申请号：KR1019980032233

申请日：1998-08-07

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: G11C11/22

CPC classification number: G11C11/22

Abstract: PURPOSE: A non-volatile DRAM(Dynamic Random Access Memory) is provided to utilize a Half-Vcc plate scheme which does not require a recall and a refresh operations. CONSTITUTION: The non-volatile DRAM comprises: a plurality of word lines; at least a plate line; at least a pair of bit lines transposed with the word lines; and a plurality of memory cells which are composed of two access transistors and two high dielectric capacitors and connected between the bit lines; a plate voltage supply circuit connected to the plate line by which one of either a first voltage or a second voltage is supplied; and a precharge circuit connected to a pair of bit lines.

Abstract translation: 目的：提供非易失性DRAM（动态随机存取存储器）以利用不需要召回和刷新操作的Half-Vcc板方案。 构成：非易失性DRAM包括：多个字线; 至少一条板线; 至少一对与字线相交的位线; 以及由两个存取晶体管和两个高介电电容器组成并连接在位线之间的多个存储单元; 连接到所述板线的板电压供给电路，通过所述板线供给第一电压或第二电压中的一个; 以及连接到一对位线的预充电电路。

公开(公告)号：KR100200704B1

公开(公告)日：1999-06-15

申请号：KR1019960020359

申请日：1996-06-07

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: H01L27/10

CPC classification number: H01L27/11502 ,  H01L27/0629 ,  H01L27/11507 ,  H01L28/55 ,  Y10S257/908

Abstract: 본 발명은 강유전체 메모리 장치 및 그 제조 방법에 관한 것으로, 본 발명에 의한 강유전체 메모리 장치는 커패시터의 상부 전극을 통하여 플레이트 라인을 형성한다. 강유전체 커패시터의 유전체막과 상부 전극 사이에 확산 방지막을 형성할 수 있으므로, 커패시터의 전극과 층간 절연막 사이 또는 유전체막과 전극 사이의 부착력이 향상될 수 있을 뿐만 아니라, 유전체막을 구성하는 물질이 층간 절연막으로 확산되는 현상을 방지할 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 커패시터의 하부 전극과 실리콘 기판의 소스 영역과의 전기적 연결을 비트 라인 형성과 동시에 실현함으로써 공정의 단순화를 꾀할 수 있다.

公开(公告)号：KR1019990027321A

公开(公告)日：1999-04-15

申请号：KR1019970049758

申请日：1997-09-29

Applicant: 삼성전자주식회사

Inventor： 이미향 ,  정동진

IPC: H01L27/10 ,  H01L27/105

Abstract: 플레이트 라인이 강유전체 커패시터의 하부 전극으로 이용되는 강유전체 메모리 장치 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 강유전체 메모리 장치는 플레이트 라인으로 작용하는 하부 전극이 상기 한 쌍의 소스 영역에 각각 인접하여 상기 워드 라인과 평행하게 연장된다. 상기 하부 전극상에 강유전체막 및 상부 전극이 형성되어 한 쌍의 강유전체 커패시터를 구성한다. 상기 상부 전극은 상기 한 쌍의 소스 영역중 하나에 전기적으로 연결된다. 또한, 비트 라인이 상기 드레인 영역에 전기적으로 연결되고 상기 워드 라인과 직교하는 방향으로 연장된다. 본 발명의 제조 방법에서는 게이트 전극 및 커패시터의 하부 전극을 동시에 형성한다. 또한, 트랜지스터를 포함하는 반도체 기판상에 상기 하부 전극의 상면만을 노출시키는 개구부가 형성된 제1 층간 절연막을 형성한 후, 상기 개구부 내에 강유전체막을 형성한다. 상기 강유전체막 위에 상부 전극을 형성하여 강유전체 커패시터를 형성한다. 상기 제1 층간 절연막을 형성한 후 상기 강유전체막을 형성하기 전에 상기 제1 층간 절연막에 형성된 개구부 내에서 상기 제1 층간 절연막의 측벽에 장벽층을 형성한다.

公开(公告)号：KR1019980075259A

公开(公告)日：1998-11-16

申请号：KR1019970011439

申请日：1997-03-29

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: H01L27/105

Abstract: 급경사 식각면이 그대로 유지되는 강유전체 캐패시터의 제조방법. 메모리 셀의 고집적을 도모하고자, 캐패시터의 급경사 식각면을 셀 제조공정의 완료 후에도 그대로 유지시키기 위한 강유전체 캐패시터의 제조방법은, 절연막의 상부에 차례로 하부전극층, 강유전체층, 상부전극층, 및 마스킹 막을 이루게 될 물질을 적층한 후, 사진식각공정으로 상기 마스킹 막의 물질을 패터닝하여 상기 마스킹 막을 형성하는 단계와, 상기 마스킹 막을 마스크로 하여 상기 상부전극층 및 상기 강유전체층을 함께 패터닝하는 단계와, 상기 마스킹 막을 제거 후 상기 패터닝 구조상에 접착강화 및 확산방지용 물질을 도포하고 전면식각하여 상기 상부전극층과 강유전체층의 측벽에 밀착되는 보호막을 형성하는 단계와, 상기 하부전극층을 패터닝하는 단계를 수행함에 의해 달성된다.

公开(公告)号：KR1019980066711A

公开(公告)日：1998-10-15

申请号：KR1019970002408

申请日：1997-01-28

Applicant: 삼성전자주식회사

Inventor： 정동진

IPC: H01L21/8239

Abstract: 본 발명에 개시된 강유전체 메모리 장치의 제조 방법은 하부 전극을 노출시키는 제2 콘택 홀을 갖는 제2 평탄화층을 형성하는 단계; 상기 제2 평탄화층 상에 TiO2로 이루어진 접착층을 형성하는 단계; 상기 제2 콘택 홀의 측벽에 TiO2로 이루어진 제1 스페이서를 형성하는 단계; 상기 제2 콘택 홀 내에 강유전체막을 형성하는 단계; 상기 강유전체막 상에 TiO2로 이루어진 도전막을 형성한 후 상기 제2 평탄화층을 노출시키도록 상기 도전막 및 상기 접착층을 식각하여 상부 전극 및 접착층 패턴을 형성하는 단계; 상기 상부 전극 및 상기 접착층 패턴의 측벽에 제2 스페이서를 형성하는 단계; 및 상기 결과물 상에 제3 평탄화층을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 강유전체 커패시터가 전하 손상을 받는 것이 방지된다. 또한, 접착층 패턴 및 제2 스페이서에 의해서 상기 상부 전극의 평탄화층에 대한 접착력이 개선된다. 뿐만 아니라, 상기 제1 스페이서에 의해서 상기 강유전체막이 다른 평탄화층과 반응하여 조성이 변하는 것을 방지할 수 있다.

公开(公告)号：KR1019950009937B1

公开(公告)日：1995-09-01

申请号：KR1019920017190

申请日：1992-09-21

Applicant: 삼성전자주식회사

Inventor： 이병훈 ,  박진성 ,  이우성 ,  정동진

IPC: H01L21/31

Abstract: charging a semiconductor wafer in a furnace of 800 deg.C and flowing N2 gas of 15SLM in the furnace for 10 mins.; raising the furnace temperature to 10 deg.C/min. with stoppage of supply of N2 gas; flowing N2O gas of 10SLM and O2 gas of 0.2 SLM in the furnace for 10 mins., and raising the furnace temparature to 950 deg.C; reflowing the N2O gas and the O2 gas for 25 min. so as to grow an oxide film to 80 angstrom thickness; stopping supply of the N2O and O2 gases, and flowing N2 gas for 10 mins.; lowering the furnace temperature to 800 deg,C with 10 deg,C/min. rate in the state of N2 gas flowing; and discharging the semiconductor wafer from the furnace. The gate oxide film with high reliability and quality is manufactured in a short time.

Abstract translation: 在800℃的炉中加入半导体晶片并在炉中流动15SLM的N 2气10分钟; 将炉温提高到10℃/ min。 停止供应N2气; 将10SLM的N2O气体和0.2SLM的O 2气体在炉中延伸10分钟，并将炉温升至950℃; 回流N2O气体和O2气体25分钟。 以使氧化膜生长至80埃厚度; 停止供应N2O和O2气体，并使N2气流动10分钟。 将炉温降至800度，C以10度C / min降低。 氮气流量状况; 并从炉中排出半导体晶片。 高可靠性和高品质的栅极氧化膜在短时间内制造。

公开(公告)号：KR1020110090086A

公开(公告)日：2011-08-10

申请号：KR1020100009670

申请日：2010-02-02

Applicant: 삼성전자주식회사

Inventor： 정동진 ,  노대종

IPC: H04N5/232

CPC classification number: G09G5/00

Abstract: PURPOSE: A digital image signal processing apparatus and a method for controlling the same are provided to enable a user to show a photographed image to a viewer. CONSTITUTION: A digital signal process unit offers a plurality of video data which forms a plurality of images. A plurality of display units(61) indicate images corresponding to a plurality of video data. A display memory(52) records a plurality of video data. A recording address unit(51) controls the registration of a plurality of video data. A display operating unit(50) comprises a plurality of display address units.

Abstract translation: 目的：提供数字图像信号处理装置及其控制方法，以使用户能够向观看者显示拍摄的图像。 构成：数字信号处理单元提供形成多个图像的多个视频数据。 多个显示单元（61）表示与多个视频数据对应的图像。 显示存储器（52）记录多个视频数据。 记录地址单元（51）控制多个视频数据的登记。 显示操作单元（50）包括多个显示地址单元。

公开(公告)号：KR1020080012127A

公开(公告)日：2008-02-11

申请号：KR1020070047222

申请日：2007-05-15

Applicant: 삼성전자주식회사

Inventor： 이동주 ,  정동진 ,  김영구 ,  조정민 ,  한정수 ,  김재경

IPC: G02F1/133

CPC classification number: G02F1/13338 ,  G02F1/13394 ,  G02F1/1345 ,  G06F3/041 ,  G06F3/0412

Abstract: A display device and a manufacturing method thereof are provided to remove a PCB(Printed Circuit Board) for a touch panel by supplying a sensor signal to the touch panel by a PCB for a display panel, thereby reducing production cost and process cost. A display device comprises a display panel(10), a first sensor electrode(81), a third substrate(40), a second sensor electrode(82), sensor lines(71-76), contact electrodes(101-108) and short points(61~64). A first substrate(20) and a second substrate(30) are formed to each other in the display panel. The first sensor electrode is formed on the first substrate. The third substrate is formed at a predetermined distance from the first substrate. The second sensor electrode is formed in the rear of the third substrate to contact the first sensor electrode when a user touches the second sensor electrode. The sensor lines are connected to the first and second sensor electrodes respectively and electrically. The contact electrodes are formed on the second and third substrates. The short points are formed between the contact electrodes on the second and third substrates to connect the contact electrodes.

Abstract translation: 提供一种显示装置及其制造方法，用于通过用于显示面板的PCB向触摸面板提供传感器信号来移除用于触摸面板的PCB（印刷电路板），从而降低生产成本和处理成本。 显示装置包括显示面板（10），第一传感器电极（81），第三基板（40），第二传感器电极（82），传感器线（71-76），接触电极（101-108）和 短点（61〜64）。 第一基板（20）和第二基板（30）在显示面板中彼此形成。 第一传感器电极形成在第一基板上。 第三基板形成在离第一基板预定距离处。 当用户接触第二传感器电极时，第二传感器电极形成在第三基板的后部以与第一传感器电极接触。 传感器线分别与第一和第二传感器电极电连接。 接触电极形成在第二和第三基板上。 在第二和第三基板上的接触电极之间形成短路以连接接触电极。