복수의 표시부들 각각에 다른 영상을 디스플레이할 수 있는 디지털 영상 신호 처리 장치 및 이의 제어 방법

    公开(公告)号:KR101643614B1

    公开(公告)日:2016-07-29

    申请号:KR1020100009670

    申请日:2010-02-02

    Inventor: 정동진 노대종

    CPC classification number: G09G5/00

    Abstract: 본발명은복수의영상들각각을형성하는복수의영상데이터들을제공하는디지털신호처리부와; 상기복수의영상데이터들각각에대응하는영상들각각을표시하는복수의표시부들과; 상기복수의영상데이터들을기록하는표시메모리, 상기표시메모리에의상기복수의영상데이터들의기록을제어하는기록어드레스부, 기록된상기복수의영상데이터들각각을판독하여상기복수의표시부들각각에제공하도록제어하는복수의표시어드레스부들을구비하는표시구동부;을구비하는디지털영상신호처리장치및 이의제어방법을제공한다. 본발명에따르면촬영자는별도의분류작업없이원하는영상을곧바로피촬영자에게보여줄수 있으며, 피촬영자는양질의필터링된영상을확인할수 있다.

    동영상의 썸네일 영상을 제공하는 장치 및 방법
    2.
    发明公开
    동영상의 썸네일 영상을 제공하는 장치 및 방법 审中-实审
    用于提供移动图像的图像的装置和方法

    公开(公告)号:KR1020150141059A

    公开(公告)日:2015-12-17

    申请号:KR1020140069572

    申请日:2014-06-09

    CPC classification number: G06K9/00751 G06F17/3084 G11B27/34

    Abstract: 본발명의일 실시예의일 측면에따르면, 동영상데이터의복수의프레임들중, 복수의썸네일추출기준들중 적어도하나에해당하는적어도하나의프레임을후보썸네일영상으로추출하고, 상기추출된후보썸네일영상이어느썸네일추출기준에해당하는지를고려하여, 상기추출된후보썸네일영상중 적어도하나의최종썸네일영상을결정하는처리부; 및상기적어도하나의최종썸네일영상을표시하는표시부를포함하는전자장치가제공된다.

    Abstract translation: 根据本发明的实施例的一个方面,提供一种电子设备,包括:处理单元,用于从多个缩略图提取参考中提取与至少一个对应于至少一个的至少一个作为候选缩略图的帧 的视频数据的帧,并且通过考虑所提取的候选缩略图图像来确定来自所提取的候选缩略图图像的至少一个最终缩略图图像,其中应用了缩略图提取参考之一; 以及用于显示最终缩略图的显示单元。

    게이트 구동회로 및 이를 갖는 표시장치
    4.
    发明授权
    게이트 구동회로 및 이를 갖는 표시장치 有权
    门控驱动电路和显示设备

    公开(公告)号:KR101112213B1

    公开(公告)日:2012-02-27

    申请号:KR1020050026461

    申请日:2005-03-30

    CPC classification number: G09G3/3677 G09G3/20 G11C19/287

    Abstract: 전체적인 사이즈를 감소시킬 수 있는 게이트 구동회로 및 이를 갖는 표시장치가 개시된다. 게이트 구동회로에서 제1 쉬프트 레지스터는 제1 클럭, 제1 클럭보다 1H 시간동안 지연된 위상을 갖는 제2 클럭 및 제1 클럭에 반전된 위상을 갖는 제3 클럭에 응답하여 4n-3 및 4n-2 게이트 라인에 각각 4n-3 및 4n-2 게이트 신호를 출력한다. 제2 쉬프트 레지스터는 제3 클럭, 제2 클럭에 반전된 위상을 갖는 제4 클럭 및 제1 클럭에 응답하여 4n-1 및 4n 게이트 라인에 각각 4n-1 및 4n 게이트 신호를 출력한다. 따라서, 게이트 구동회로를 구성하는 트랜지스터의 개수를 감소시킬 수 있다.

    강유전체 메모리 장치 및 이의 제조 방법
    5.
    发明公开
    강유전체 메모리 장치 및 이의 제조 방법 无效
    电磁存储器件及其制造方法

    公开(公告)号:KR1020090052720A

    公开(公告)日:2009-05-26

    申请号:KR1020070119350

    申请日:2007-11-21

    Abstract: 강유전체 메모리 장치 및 이를 제조하는 방법에서, 하부 전극 위에 절연막이 구비되고, 하부 전극과 오버랩되는 절연막의 일부분에는 곡면으로 정의되는 반구 형상의 콘택홀을 형성된다. 콘택홀을 정의하는 곡면 위에 배리어 도전막, 강유전체막, 및 상부 전극이 순차적으로 적층되고, 그 결과 상부 전극, 배리어 도전막, 강유전체막, 및 상부 전극으로 이루어지는 커패시터가 형성된다. 상부 전극은 콘택홀의 형상에 대응하여 하부 전극 측으로 볼록한 형상을 가져 면적이 증가한다. 따라서, 커패시터의 축전 용량이 증가한다.

    강유전체랜덤액세스메모리장치

    公开(公告)号:KR100297874B1

    公开(公告)日:2001-10-24

    申请号:KR1019970046199

    申请日:1997-09-08

    Abstract: PURPOSE: A ferroelectric random access memory device is provided to drive a plate line with a read pulse signal of a higher boosted voltage level than that of a write pulse signal, which is applied to the plate line. CONSTITUTION: A row decoder(20) generates a select signal for selecting one of word lines and unselected signals supplied to unselected word lines, and drives a cell electrode line corresponding to the selected word line with a drive signal. A drive signal generating part(60) generates the drive signal for driving a cell electrode line corresponding to the selected word line. The drive signal generating circuit generates the drive signal(SPL) having the first voltage level during a write operation and generates the drive signal(BSPL) having the second voltage level higher than the second voltage level during a read operation. The drive signal generating circuit comprises a pulse generator(62) for generating the drive signal of the first voltage level as a pulse signal, a boosting part(64) for boosting the first voltage level of the drive signal up to the second voltage level of the drive signal, the first switch(MP1) for transferring the drive signal of the first voltage level to the row decoder in response to a control signal(CP), and the second switch(MN1) for transferring the drive signal of the second voltage level to the row decoder in response to the control signal.

    반도체 소자 미세패턴 형성방법
    7.
    发明授权
    반도체 소자 미세패턴 형성방법 失效
    形成半导体器件精细图案的方法

    公开(公告)号:KR100151014B1

    公开(公告)日:1998-12-01

    申请号:KR1019940034500

    申请日:1994-12-15

    Inventor: 정동진

    Abstract: [요약서]
    반도체 메모리 소자의 미세패턴 형성방법에 관하여 개시되어 있다. 반도체 기판 상에 도전층을 형성하고, 상기 도전층 상에 절연층을 형성한 다음, 상기 절연층 상에 포토레지스트를 도포하고 이를 패터닝하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 사용하여 상기 절연층을 건식식각으로 오버-에치함으로써, 그 측벽이 네거티브 기울기를 갖는 절연층 패턴을 형성하고, 이를 식각 마스크로 사용하여 상기도전층을 패터닝하여, 포토레지스트 패턴보다 작은 크기의 도전층 패턴을 형성한다. 본 발명에 의하면, 종래 기술에서 발생되던 문제점들이 발생되지 않으며 기존의 리소그래피 기술을 응용한 간단한 공정으로 미세한 패턴을 형성할 수 있다.

    반도체 소자 미세패턴 형성방법
    8.
    发明公开
    반도체 소자 미세패턴 형성방법 失效
    半导体器件精细图案形成方法

    公开(公告)号:KR1019960026272A

    公开(公告)日:1996-07-22

    申请号:KR1019940034500

    申请日:1994-12-15

    Inventor: 정동진

    Abstract: 반도체 메모리 소자와 미세패턴 형성방법에 관하여 개시되어 있다, 반도체 기판 상에 도전층을 형성하고, 상기 도전층 상에 절연층을 형성한 다음, 상기 절연층 상에 포토레지스트를 도포하고 이를 패터닝하여 프토레지스트 패턴층을 형성한다. 이어서, 상기 포토레지스트 패턴층을 마스크로 사용하여 상기 절연층을 건식식각으로 오버-에치한다.
    본 발명에 의하면, 종래 기술의 문제점을 해결함과 동시에 기존의 리소그래피 기술을 응용한 간단한 공정으로 0.1㎛ 이하의 미세패턴을 형성할 수 있다.

    반도체 메모리장치 및 그 제조방법

    公开(公告)号:KR1019940010332A

    公开(公告)日:1994-05-26

    申请号:KR1019920019305

    申请日:1992-10-21

    Abstract: 본 발명은 단위면적당 셀커패시턴스를 증가시키고 소자의 전기적 특성을 향상시킬 수 있는 반도체 메모리장치 및 그 제조방법에 관한 것으로, 특히 반도체기판내의 소정위치에 횡방향으로 연장된 모양으로 형성된 매몰산화층, 상기 매몰산화층을 관통하는 모양으로 형성된 매몰산화층, 상기 매몰산화층을 관통하는 모양으로 형성된 트렌치와. 상기 트렌치를 통하여 상기 트렌치에 의해 관통된 부분의 매몰산화층을 부분식각함으로써 형성된 트린치 외벽의 돌기에 형성된 커패시터를 포함하는 것을 특징으로 하는 반도체 메모리장치 및 그 제조방법을 제공한다.
    본 발명에 따르면, 단위면적당 셀커패시턴스를 증가시킬 수 있으며, 트렌치의 깊이를 줄이고도 같은 정전용량을 얻을 수 있으므로 공정상 유리하며, 매몰산화층으로 인해 소자분리특성이 향상되는 이점이 있다.

    전자 장치, 전자 장치의 제어 방법 및 컴퓨터 판독 매체.

    公开(公告)号:KR102198337B1

    公开(公告)日:2021-01-04

    申请号:KR1020180157170

    申请日:2018-12-07

    Abstract: 전자장치를개시한다. 본전자장치는, 카메라, 카메라와전기적으로연결되어카메라를제어하는프로세서, 프로세서와전기적으로연결되며, 이미지프레임이입력되면입력된이미지프레임과기설정된특징정보와의매칭정도를판단하도록학습된네트워크모델이저장된메모리를포함하고, 프로세서는, 메모리에저장된적어도하나의명령어를실행함으로써, 카메라를통해복수의이미지프레임이촬영되는동안에, 복수의이미지프레임중에서선택된이미지프레임들을학습된네트워크모델에적용하여획득된매칭정도에기초하여대표이미지프레임을식별하고, 복수의이미지프레임중에서식별된대표이미지프레임이포함된특정구간내의이미지프레임들을학습된네트워크모델에적용하여획득된매칭정도에기초하여베스트이미지프레임을식별하고, 식별된베스트이미지프레임을제공한다.

Patent Agency Ranking