-
公开(公告)号：KR1019970007657A
公开(公告)日：1997-02-21
申请号：KR1019950022328
申请日：1995-07-26
Applicant: 삼성전자주식회사
Inventor： 정호창
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
직렬 인터페이스 콘트롤러.
2. 발명이 해결하려고 하는 기술적 과제
개선된 디스콘넥트 신호 발생회로를 제공함에 있다.
3. 발명의 해결방법의 요지
개선된 디스콘넥트 신호발생회로에 따르면, 상기 디스콘넥트 신호를 카운팅 값을 제공하는 카운터와; 타임 아웃을 위해 인가되는 설정값을 저장하고 있는 레지스터와; 상기 카운팅 값이 상기 설정값이 되었을때만 상기 디스콘넥트 신호를 출력으로서 생성하는 비교수단을 가짐을 특징으로 한다.
4. 발명의 중요한 용도
직렬 인터페이스 콘트롤러에 사용된다.-
Patent Agency Ranking
公开(公告)号：KR1019960030082A
公开(公告)日：1996-08-17
申请号：KR1019950000179
申请日：1995-01-06
Applicant: 삼성전자주식회사
Inventor： 정호창
IPC: G06F3/14
Abstract: 데이터래치 클럭신호가 입력되면 순차적으로 램 어드레스 상위비트, 램 어드레스 중위비트, 램 데이터를 출력하는 제1레지스터(21)와, 어드레스래치 클럭신호가 입력되면 순차적으로 AH 레지스터 어드레스, AM 레지스터 어드레스, 램 어드레스하위비트를 출력하는 제2레지스터(22)와, 제2레지스터로부터 입력되는 AH 레지스터 어드레스, AM 레지스터 어드레스에따라 AH 레지스터와 AM 레지스터를 인에이블시키기 위한 신호를 출력하는 디코더(23)와, 디코더의 출력신호를 시스템 클럭 신호와 동기시키기 위한 다수개의 논리곱 수단(G21~G24)과, 디코더에 의해 인에이블되면 제1레지스터로부터 입력되는램 어드레스 상위비트를 저장하는 AH 레지스터(25)와, 디코더에 의해 인에이블되면 제1레지스터로부터 입력되는 램 어드레스 중위비트를 저장하 AM 레지스터(26)와, 멀티플렉서 선택신호가 입력되면 제1레지스터로부터 입력되는 램 데이터를출력하는 제1멀티플렉서(28)와, 멀티플렉서 선택신호가 입력되면 제2레지스터로부터 입력되는 램 어드레스 하위비트를출력하는 제2멀티플렉서(29)로 구성되며, 3사이클에 걸쳐 램을 액세스함으로써 램 액세스 시간을 단축시킬 수가 있는하드 디스크 컨트롤러의 램 액세스 장치를 제공한다.
-
公开(公告)号：KR1019950004221B1
公开(公告)日：1995-04-27
申请号：KR1019930001717
申请日：1993-02-09
Applicant: 삼성전자주식회사
IPC: G06F7/00
CPC classification number: G11B20/1426 , H03M5/145
Abstract: In a data converting method through which M bit data is converted to one of the first kind of N bit data and the second kind of N bit data, and which the first kind of output flag and the second kind of output flag indicating the number of "1" bits contained in the first kind of N bit data and second kind of N bit data, are used as another input flag time, the data converting method makes a desirable size of read-only memory (ROM) small by using correlation between the first kind of N bit data and the second kind of N bit data or the first kind of output flag and the second kind of output flag, thereby reducing the size of a data converting circuit, and facilitating the construction of the circuit with the same semiconductor chip as those of other data processing circuits.
Abstract translation: 在将M位数据转换为第一种N位数据和第二种N位数据之一的数据转换方法中，第一种类型的输出标志和第二种类型的输出标志指示 将第一类N位数据和第二种N位数据中包含的“1”位用作另一个输入标志时间，数据转换方法通过使用相关性使得只读存储器（ROM）的期望大小变小 第一种N位数据和第二种N位数据或第一种输出标志和第二种输出标志，从而减小数据转换电路的尺寸，并且有助于使用该电路的构造 半导体芯片作为其他数据处理电路的芯片。
-
-
公开(公告)号：KR1019940020213A
公开(公告)日：1994-09-15
申请号：KR1019930001717
申请日：1993-02-09
Applicant: 삼성전자주식회사
IPC: G06F7/00
Abstract: 본 발명은 8비트 데이터를 10비트 데이터로 변환하는 방법 및 그 회로에 관한 것으로, 입력 플래그에 따라 다르게 출력되는 10비트 데이터 중 한 종류와 다른 종류 중 전혀 상관관계를 이용할 수 없는 21개을 룩업테이블화한 후, 룩업테이블화된 데이터는 바로 룩업테이블을 이용하여 변환시키고, 룩업 테이블화되지 않는 데이터는 얻도록 한 것이다. 이와 같은 데이터 변환 회로를 반도체 구성하게 되면 요구되는 크기를 작게 할 수 있는 잇점이 있다. 그리하여 다른 데이터처리회로와 동일한 반도체칩으로 구성하는 것이 용이하게 된다.
-
-
-
-
-
Search Results
36
records
(took 0.02 seconds)
