-
公开(公告)号:WO2022108073A1
公开(公告)日:2022-05-27
申请号:PCT/KR2021/012607
申请日:2021-09-15
Applicant: 삼성전자주식회사
Abstract: 본 개시에서는 서버 및 그의 제어 방법이 제공된다. 본 개시의 서버는 통신부, 광고주의 광고 히스토리 데이터에 기초하여 비딩 가격에 대한 낙찰 확률 분포를 예측하도록 학습된 제1 신경망 모델 및 노이즈 데이터에 기초하여 제1 신경망 모델에서 출력되는 낙찰 확률 분포와의 근사 정도가 임계 값을 초과하는 낙찰 확률 분포를 출력하도록 학습된 제2 신경망 모델이 저장된 메모리, 및 광고 영역에 대한 광고 게재를 관리하는 외부 서버로부터 광고 영역에 대한 비딩 요청이 통신부를 통해 수신되면, 비딩 요청에 포함된 사용자 정보에 기초하여 광고 영역에 대한 사용자의 응답 확률 데이터를 획득하고, 광고주의 경매 관련 데이터 및 사용자의 응답 확률 데이터를 제1 신경망 모델에 입력하여 제1 낙찰 확률 분포를 획득하고, 노이즈 데이터를 제2 신경망 모델에 입력하여 제2 낙찰 확률 분포를 획득하고, 제1 및 제2 낙찰 확률 분포에 기초하여 비딩 가격을 식별하고, 식별된 비딩 가격을 외부 서버로 전송하도록 통신부를 제어하는 프로세서를 포함할 수 있다.
-
公开(公告)号:KR102054819B1
公开(公告)日:2019-12-11
申请号:KR1020130057814
申请日:2013-05-22
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/108
-
公开(公告)号:KR101967352B1
公开(公告)日:2019-04-10
申请号:KR1020120122385
申请日:2012-10-31
Applicant: 삼성전자주식회사
IPC: G11C11/15 , H01L27/115 , H01L21/8247
-
公开(公告)号:KR101883327B1
公开(公告)日:2018-07-30
申请号:KR1020120031881
申请日:2012-03-28
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: H01L21/308 , H01L21/0337 , H01L27/10852 , H01L28/92
Abstract: 미세패턴형성방법이제공된다. 미세패턴형성방법은하부막상에서제 1 방향으로연장되며, 반복적으로서로번갈아배치된제 1 및제 2 하드마스크패턴들을형성하는것, 상기제 1 및제 2 하드마스크패턴들상에서, 상기제 1 방향에수직인제 2 방향으로연장되는마스크패턴들을형성하는것, 상기마스크패턴들을식각마스크로이용하여상기제 1 하드마스크패턴들각각에제 1 오프닝들을형성하는것, 상기제 1 오프닝들및 상기마스크패턴들사이를채우는매립패턴들을형성하는것, 상기마스크패턴들을제거한후, 상기매립패턴들양측벽에스페이서들을형성하는것, 및상기매립패턴들및 상기스페이서들을식각마스크로이용하여상기제 2 하드마스크패턴들각각에제 2 오프닝들을형성하는것을포함한다.
-
公开(公告)号:KR101815590B1
公开(公告)日:2018-01-05
申请号:KR1020100117103
申请日:2010-11-23
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: H01L21/3086 , H01L21/0337 , H01L21/32139 , H01L27/105 , H01L27/11521 , H01L27/11568
Abstract: 반도체소자의패턴형성방법이제공된다. 본발명의일 실시예에따른반도체소자의패턴형성방법은, 식각대상층상에제1 하드마스크층을형성하는단계; 제1 하드마스크층상에, 제1 층및 제1 층하부의제2 층을포함하는제2 하드마스크층을형성하는단계; 제1 층을식각하여제1 패턴을형성하는단계; 제1 패턴의양 측벽을덮는스페이서를형성하는단계; 스페이서를식각마스크로이용하여상기제2 층을식각하여제2 패턴을형성하는단계; 스페이서및 스페이서하부의제2 패턴을식각마스크로이용하여제1 하드마스크층을식각하여제1 하드마스크패턴을형성하는단계; 및제1 하드마스크패턴을이용하여식각대상층을식각하는단계;를포함한다.
-
公开(公告)号:KR1020170136671A
公开(公告)日:2017-12-12
申请号:KR1020160068222
申请日:2016-06-01
Applicant: 삼성전자주식회사
Abstract: 본발명의실시예에따른반도체메모리장치는반도체기판상에배치된선택트랜지스터, 상기선택트랜지스터상의자기터널접합패턴, 상기선택트랜지스터와상기자기터널접합패턴을연결하는하부콘택플러그, 상기하부콘택플러그의측벽상의배리어패턴및 상기배리어패턴과상기자기터널접합패턴사이에서상기하부콘택플러그의측벽상에제공되는절연패턴을포함하되, 상기절연패턴의하부의폭은상부의폭보다크다.
Abstract translation: 根据本发明实施例的半导体存储器件包括设置在半导体衬底上的选择晶体管,选择晶体管上的磁性隧道结图案,连接选择晶体管和磁性隧道结图案的下部接触插塞, 在侧壁上的阻挡图案以及在阻挡图案和磁隧道结图案之间的下接触插塞的侧壁上提供的绝缘图案,其中绝缘图案的下部的宽度大于上部的宽度。
-
公开(公告)号:KR1020170106554A
公开(公告)日:2017-09-21
申请号:KR1020160028982
申请日:2016-03-10
Applicant: 삼성전자주식회사
Inventor: 박종철
IPC: H01L43/12 , H01L43/02 , H01L21/033 , H01L21/3213 , H01L21/3065
CPC classification number: H01L43/12 , G11C11/161 , H01L27/226 , H01L27/228 , H01L43/02 , H01L43/08 , H01L43/10
Abstract: 본발명은자기메모리장치의제조방법에관한것으로, 기판상에차례로적층된제1 자성막, 터널배리어막및 제2 자성막을포함하는자기터널접합막을형성하는것, 상기자기터널접합막상에, 제1 방향으로연장되고상기제1 방향과교차하는제2 방향으로서로이격되는제1 라인마스크패턴들을형성하는것, 상기제1 라인마스크패턴들을식각마스크로이용하는제1 이온빔 식각공정으로상기자기터널접합막을식각하여상기제1 방향으로연장되는예비자기터널접합들을형성하는것, 상기예비자기터널접합들상에, 상기제2 방향으로연장되고상기제1 방향으로서로이격되는제2 라인마스크패턴들을형성하는것 및상기제2 라인마스크패턴들을식각마스크로이용하는제2 이온빔 식각공정으로상기예비자기터널접합들을식각하여자기터널접합들을형성하는것을포함하는자기메모리장치의제조방법이제공된다.
Abstract translation: 本发明是一种磁性涉及一种制造存储装置的方法,在转弯第一磁性膜沉积在基板,所述隧道阻挡层和所述第二haneungeot上形成键合,包括一个磁性膜,所述磁性隧道结层与所述第一磁性隧穿膜 的方向延伸haneungeot形成第一线掩模图形以彼此在第二方向相交的第一方向上间隔开,所述第一线路上的第一离子束蚀刻工艺中使用的掩模图案作为蚀刻掩模蚀刻所述接合膜的磁性隧道 所述haneungeot形式初步磁性隧道结和在第一方向上延伸,所述所述第一haneungeot的磁性预隧道结在第二方向上形成第二线掩模图案延伸到彼此在所述第一方向和所述间隔 并且使用第二线掩模图案作为蚀刻掩模在第二离子束蚀刻工艺中蚀刻预备磁隧道结以形成磁隧道结。 提供了一种制造牙齿的方法。
-
公开(公告)号:KR1020170031826A
公开(公告)日:2017-03-22
申请号:KR1020150128903
申请日:2015-09-11
Applicant: 삼성전자주식회사
CPC classification number: H01L43/12 , H01L27/228 , H01L43/08
Abstract: 반도체소자및 이를제조하는방법을제공한다. 자기터널접합구조체들의표면에산화촉매도펀트를이용하여물질막을형성한후, 물질막을산화하여산화막을형성한다.
Abstract translation: 提供了一种半导体器件及其制造方法。 在通过使用氧化催化剂掺杂剂在磁隧道结结构的表面上形成材料膜之后,材料膜被氧化以形成氧化物膜。
-
公开(公告)号:KR101671464B1
公开(公告)日:2016-11-02
申请号:KR1020100122283
申请日:2010-12-02
Applicant: 삼성전자주식회사
IPC: H01L21/8229 , H01L27/105
CPC classification number: H01L21/31144 , H01L21/0337 , H01L21/76816 , H01L21/76897 , H01L27/10855 , H01L27/10894 , H01L28/90
Abstract: 반도체소자의제조방법이제공된다. 반도체소자의제조방법은셀 영역및 주변회로영역을포함하는하부막을형성하는것, 하부막상에제 1 희생막을형성하되, 제 1 희생막은셀 영역에서트렌치들을갖는것, 제 1 희생막상에제 2 희생패턴을형성하되, 제 2 희생패턴은주변회로영역에서제 1 희생막의상면을덮으며, 셀영역에서트렌치들을가로지르는라인앤 스페이스패턴들을갖는것 및제 1 희생막을패터닝하여, 제 2 희생패턴들사이에노출된트렌치들에국소적으로상부개구부들을형성하는것을포함한다.
Abstract translation: 提供了一种制造半导体器件的方法。 制造具有在所述第一沟槽中的半导体装置,但在形成牺牲膜,第1损耗膜单元区到下haneungeot形成膜,包括单元区域和外围电路区域中的下层膜,在所述牺牲膜中的第二牺牲的方法 但形成图案,所述第二牺牲图案覆盖所述第一牺牲膜,在外围电路区域中的上表面,并且具有在所述单元区域的线 - 和 - 空间图案交叉沟槽mitje第一牺牲图案化膜,所述第二牺牲图案之间 Lt开口和开口。
-
公开(公告)号:KR1020160037344A
公开(公告)日:2016-04-06
申请号:KR1020140129348
申请日:2014-09-26
Applicant: 삼성전자주식회사
CPC classification number: H01L43/08 , G11C11/161 , G11C11/1659 , H01L27/228 , H01L43/12
Abstract: 자기기억장치가개시된다. 상기장치는기판상에일체로제공되고복수개의관통홀들을갖는제 1 자성패턴, 상기제 1 자성패턴상에서로이격되어배치되는복수개의제 2 자성패턴들, 상기제 1 자성패턴과상기제 2 자성패턴들사이의터널배리어, 상기제 2 자성패턴들상에각각배치된상부전극들, 및상기관통홀들을통하여상기상부전극들과상기기판을각각전기적으로연결하는복수개의플러그들을포함한다.
Abstract translation: 本发明公开了一种磁存储装置,其特征在于包括:以集成的方式设置在基板上的具有多个贯通孔的第一磁图案; 多个彼此间隔开并布置在第一磁性图案上的第二磁性图案; 第一磁性图案和第二磁性图案之间的隧道势垒; 分别布置在第二磁性图案上的上电极; 和多个插头,并且通过穿透孔电连接上部电极和基板。 本发明的目的是提供具有高可靠性的存储器件。
-
-
-
-
-
-
-
-
-