公开(公告)号：KR100271158B1

公开(公告)日：2000-11-01

申请号：KR1019980035991

申请日：1998-09-02

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: H04N1/04

Abstract: 본 발명은, 시스템 클럭 단위의 이치화 출력을 발생시키기 위해, 기설정된 화소당 비트수(bpp)를 갖는 화소들로 구성된 화상 데이터에 대한 기억 공간을 제공하고 상기 화상 데이터에 대한 판독 억세스와 기록 억세스를 제공하는 저장 매체와; 상기 화소당 비트수의 4배의 입력 데이터 버스 라인을 통해 상기 저장 매체로부터 1회의 억세스 시간에 4화소분 데이터를 판독한 후, 억세스한 4 화소분 데이터에 대응하여 4개의 단위 이치화 모듈을 통해 각 화소 단위로 4개의 화소에 대한 화상 이치화를 수행한 다음에 상기 화소당 비트수의 4배의 출력 데이터 버스 라인을 통해 출력하는 이치화 모듈부와; 하나의 이치화 대기 시간 간격을 이치화 주기로 삼아 상기 이치화 모듈부가 판독한 상기 4화소분 데이터를 이용하여 4개의 화소에 대한 이치화를 수행하도록 상기 이치화 모듈부의 동작 타이밍을 제어하는 이치화 제어부를 포함하는 다중 데이터 버스를 이용한 고속 화상 이치화 장치 및 방법에 관한 것이다. 본 발명에 따르면, 시스템 클럭 단위의 이치화 출력을 발생시키기 위해, 기설정된 화소당 비트수의 4배의 데이터 버스 라인을 통해 저장 매체로부터 1회의 억세스 시간에 4 화소분 데이터를 억세스한 후, 억세스한 4 화소분 데이터를 4개의 이치화 모듈부를 통해 각 화소 단위로 화상 이치화를 수행하여 출력함으로써 고속으로 화상 이치화를 수행할 수 있는 이점이 있다.

公开(公告)号：KR1020000032750A

公开(公告)日：2000-06-15

申请号：KR1019980049304

申请日：1998-11-17

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: G06F13/38

Abstract: PURPOSE: A direct memory access(DMA) device is provided to support various MPUs by allowing pseudo DMA process flow to be programmable, and to be variously employed correspondingly to MPU speed or memory characteristic. CONSTITUTION: A direct memory access(DMA) device includes a data counter(210) which indicates magnitude of data communicated through a data line, a data register(220) which temporarily stores data to be transferred via the DMA device, an address register(230) which indicates an address of data to be transferred to or from an input/output terminal, and a DMA controller(240) which sends a DMA request(REQ) to an MPU, receives a DMA acknowledgement(ACK) from the MPU, controls a data transfer through the data line, and generates an interrupt signal to the MPU. The DMA controller(240) includes an acknowledgement count storing part(241) which stores a count of the DMA ACKs in response to one DMA REQ and controls a count of pseudo DMAs, and a DMA request generating part(242) which generates a delayed DMA REQ to control DMA ACK intervals.

Abstract translation: 目的：提供直接存储器访问（DMA）设备以通过允许伪DMA处理流可编程来支持各种MPU，并且相应于MPU速度或存储器特性进行各种应用。 构成：直接存储器访问（DMA）设备包括指示通过数据线传送的数据的大小的数据计数器（210），临时存储要经由DMA设备传送的数据的数据寄存器（220），地址寄存器 230），其指示要传送到输入/输出终端的数据的地址，以及向MPU发送DMA请求（REQ）的DMA控制器（240），从MPU接收DMA确认（ACK） 通过数据线控制数据传输，并向MPU产生中断信号。 DMA控制器（240）包括响应于一个DMA REQ存储DMA ACK的计数并控制伪DMA的计数的确认计数存储部分（241），以及产生延迟的DMA请求生成部分（242） DMA REQ来控制DMA ACK间隔。

公开(公告)号：KR1020000018412A

公开(公告)日：2000-04-06

申请号：KR1019980035991

申请日：1998-09-02

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: H04N1/04

CPC classification number: H04N1/405 ,  H04N1/32603 ,  H04N2201/0081

Abstract: PURPOSE: An apparatus is provided to conduct a fast image binarization by performing an image binarization an accessed 4-pixel data unit through four binarization modules by each pixel. CONSTITUTION: The fast image binarization apparatus comprises: a storage medium (100)which provides a storage space for image data consisting of pixels of a predetermined bit per pixel and provides a read access and a storage access for the image data; a binarization module (200) which read 4-pixel data through an input data bus line of the four-times bit per pixel during one access time and performs image binarization for four pixels by each pixel unit through four binarization modules corresponding to the accessed 4-pixel data, to be outputted through an output data bus line of four-times bit per pixel; and a binarization control part (300) which controls an operation timing of the binarization modules to perform a binarization for the four pixels using 4-pixel data read by the binarization modules.

Abstract translation: 目的：提供一种通过每个像素通过四个二值化模块执行访问的4像素数据单元的图像二值化来进行快速图像二值化的装置。 构成：快速图像二值化装置包括：存储介质（100），其为由每像素预定位的像素组成的图像数据提供存储空间，并为图像数据提供读访问和存储访问; 二进制模块（200），其在一个访问时间期间通过每像素四位的输入数据总线读取4像素数据，并通过与对应于所访问的4的四个二值化模块通过每个像素单元执行四个像素的图像二值化 像素数据，通过每像素四位的输出数据总线输出; 以及二值化控制部（300），其控制二值化模块的操作定时，以使用由二值化模块读取的4像素数据对四个像素进行二值化。

公开(公告)号：KR1019990073834A

公开(公告)日：1999-10-05

申请号：KR1019980007024

申请日：1998-03-04

Applicant: 삼성전자주식회사

Inventor： 권오준 ,  한지훈

IPC: H04N5/228

Abstract: 본 발명은 화소단위 컬러 독취 방식과 라인단위 컬러 독취 방식을 지원하는 두 가지 형태의 컬러 촬상소자를 모두 구동가능케하면서 각 형태별로 화상처리를 가능하게 하여 완전한 컬러 화상을 독취할 수 있게 하는 화소단위 컬러 독취 방식과 라인단위 컬러 독취 방식 모두를 적용 가능한 독취장치에 관한 것으로 제어신호발생장치에 의해 촬상소자가 화소단위 컬러 촬상소자인지 라인단위 컬러 촬상소자인지를 구별하는 구별정보에 따라 촬상소자에 대한 구동제어신호를 발생한 후, 화상보정장치에 의해 촬상소자에 대한 구동제어신호에 따라 촬상된 이미지를 촬상소자 구별정보에 따라 화상 보정한다. 이때, 화상보정장치는 촬상된 이미지를 보정하기 위한 보정계수값을 저장한 보정계수저장부로부터 보정계수값을 읽는다.
본 발명에 따르면 화소단위 컬러 촬상소자와 라인단위 컬러 촬상소자 모두를 제어가능한 구조로 ASIC 칩을 설계하고 각 방식별로 화상처리방식을 선택할 수 있는 범용의 ASIC 칩을 설계함으로써 향후 시장에 출시될 컬러 촬상소자라 할지라도 라인단위와 화소단위 두 가지 타입을 벗어나지 않기 때문에 ASIC 칩의 속도가 컬러 독취센서의 속도에 미달하지 않는 한 새로 독취용 ASIC 칩을 개발할 필요가 없게되므로 독취장치 개발에 원가 절감효과가 있다.

公开(公告)号：KR1019980080274A

公开(公告)日：1998-11-25

申请号：KR1019980008665

申请日：1998-03-14

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: H04N1/411

Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
문서 이송방향에 대응되는 라인의 이미지 센서를 가지는 이미지 스캐너에 의해 문서를 셔틀방식으로 스캔하여 얻어지는 계조 이미지를 오차확산방식에 의해 이치화하는 방법이다.
나. 발명이 해결하고자 하는 기술적 과제
셔틀방식 스캔 이미지를 오차확산방식에 의해 이치화할 때 메모리량을 대폭적으로 감소시킬 수 있는 이치화방법을 제공한다.
다. 발명의 해결방법의 요지
셔틀방식 스캔에 따라 얻어지는 계조 이미지의 스캔 라인 블록들 중에 첫 번째 스캔 라인 블록부터 각 스캔 라인 블록의 화소들에 대해 오차확산방식의 이치화 처리를 위한 처리 마스크를 세로방향으로 화소단위로 이동 및 지정하면서 오차확산방식에 의해 이치화한다.
라. 발명의 중요한 용도
셔틀방식 스캔 화상을 오차확산방식에 의해 이치화하는데 이용한다.

公开(公告)号：KR1019980016783A

公开(公告)日：1998-06-05

申请号：KR1019960036475

申请日：1996-08-29

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: H04N1/393

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
디지탈 영상처리시스템에서 영상을 임의의 배율로 변환하는 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
이치화 영상의 소수배 확대 혹은 축소를 용이하게 하고 화질의 저하를 없게 하는 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
본 이치화 영상 임의 배율 변환방법은 먼저 상기 이치화 영상의 이진값을 로우패스 필터링하여 그레이 레벨의 데이터를 갖는 중간조 영상으로 변환하고 상기 그레이 레벨의 데이터를 임의의 배율로 변환한 후, 그 배율 변환된 데이터를 다시 이치화함을 특징으로 한다.
4. 발명의 중요한 용도
팩시밀리, 복사기 등에서 화질의 저하없이 영상을 소수배 확대 혹은 축소하여 프린트하는 데 사용한다.

公开(公告)号：KR1020170123939A

公开(公告)日：2017-11-09

申请号：KR1020160053289

申请日：2016-04-29

Applicant: 삼성전자주식회사

Inventor： 조진우 ,  김남수 ,  서욱호 ,  서종준 ,  한지훈 ,  홍민우 ,  황웅

IPC: H02K1/27 ,  H02K1/24 ,  H02K5/22 ,  H02K7/14 ,  F24F1/00

CPC classification number: H02K16/02 ,  F24F1/0003 ,  F24F1/38 ,  F24F7/007 ,  H02K1/2706 ,  H02K1/2773 ,  H02K1/30 ,  H02K5/225 ,  H02K7/003 ,  H02K7/14

Abstract: 공기조화기용팬 모터에가개시된다. 개시된팬 모터는스테이터; 및상기스테이터의내측에회전가능하게배치되는로터를포함하며, 상기로터는로터축; 상기로터축을중심으로원주방향으로배치되는복수의로터코어; 상기복수의로터코어사이에배치되는복수의영구자석; 및인서트사출에의해상기로터를지지하도록형성된지지부재;를포함할수 있다.

Abstract translation: 空调的风扇电机启动。 所公开的风扇马达包括定子; 以及可旋转地设置在定子内部的转子，所述转子包括：转子轴; 多个转子芯，所述多个转子芯围绕转子轴线沿周向布置; 多个永磁体，设置在所述多个转子芯之间; 并且支撑构件构造成通过插入注射来支撑转子。

公开(公告)号：KR1020170073820A

公开(公告)日：2017-06-29

申请号：KR1020150182062

申请日：2015-12-18

Applicant: 삼성전자주식회사

Inventor： 이성훈 ,  윤석중 ,  이창섭 ,  조성순 ,  한지훈

IPC: H01L27/115

CPC classification number: H01L23/5283 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582

Abstract: 3차원반도체장치가제공된다. 3차원반도체장치는기판상에적층된제 1 및제 2 적층체들을포함하는적층구조체를포함하되, 상기제 1 및제 2 적층체들각각은제 1 전극및 상기제 1 전극상의제 2 전극을포함하고, 상기제 2 적층체의상기제 2 전극의일측벽은상기제 1 적층체의상기제 2 전극의일측벽으로부터수평적으로제 1 거리만큼이격되고, 상기제 1 및제 2 적층체들각각에서, 상기제 2 전극의일측벽과상기제 1 전극의일측벽은수평적으로상기제 1 거리의 1/2보다작은제 2 거리만큼이격될수 있다.

Abstract translation: 提供三维半导体器件。 3-d半导体器件，包括：一层叠结构包括堆叠在所述基板上的第一mitje第二叠层，每个第一mitje第二层压体包括在所述第一电极和所述第一电极的第二电极 在各层压体的第二电极的所述第二的一个侧壁的被隔开水平以第一距离与所述第一层压体的第二电极的一侧间隔开的壁，所述第一mitje第二层压板， 第二电极的一个侧壁和第一电极的一个侧壁可以水平间隔开小于第一距离的1/2的第二距离。

公开(公告)号：KR101736983B1

公开(公告)日：2017-05-18

申请号：KR1020100061267

申请日：2010-06-28

Applicant: 삼성전자주식회사

Inventor： 유장현 ,  이종민 ,  박영우 ,  곽동화 ,  김태용 ,  한지훈 ,  나종훈 ,  이동식

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/0337 ,  H01L21/28273 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L27/11521 ,  H01L27/11536 ,  H01L29/66825

Abstract: 본발명에따른반도체소자는복수의메모리셀 블록을포함하는메모리셀 영역과접속영역을포함하는기판상에서메모리셀 영역으로부터접속영역까지제1 방향으로연장되어있는제1 도전라인및 제2 도전라인과, 이들사이에서평행하게연장되어있는제3 도전라인을포함한다. 접속영역에서, 제1, 제2 및제3 도전라인에는각각콘택패드가일체로연결되어있다. 제1, 제2 및제3 도전라인을형성하기위하여, 기판상에피쳐층및 제1 마스크층을형성하고, 제1 마스크층위에적어도 3F의폭을가지는 "F"자또는그 대칭형상의제1 버퍼층을형성한후, 제1 버퍼층의측벽에스페이서를형성하고, 스페이서를식각마스크로하여제1 마스크층을식각하여루프형상의제1 마스크패턴을형성한다. 루프형상의제1 마스크패턴내부에서피쳐층위에제2 마스크패턴을형성하고, 제1 및제2 마스크패턴을식각마스크로하여피쳐층을식각하여 1F의폭을가지는피쳐패턴을형성한다.

Abstract translation: 根据本发明的半导体装置中，多个存储器单元块是在衬底上从存储器单元区域访问区域包括存储单元区域和包括该延伸部在第一方向上，所述第一导电线和第二导电线的连接区域，和 并且在它们之间平行延伸的第三导线。 在连接区域中，接触垫分别一体地连接到第一，第二和第三导线。 第一，第二mitje以形成第三导电线，特征层和在“F”字符或对称的至少3F uipok超过1上形成掩模层中的第一缓冲层，第一掩模层的基板上 它是在形成在所述第一缓冲层的侧壁的间隔物后，并且通过使用所述间隔物作为蚀刻掩模，蚀刻所述第一掩模层以形成环形状的第一掩模图案形成。 形成环形状的第一掩模图案内的层特征的第二掩模图案，和第一蚀刻所述特征层mitje第二掩模图案作为蚀刻掩模，以形成具有特征uipok 1F的图案。

公开(公告)号：KR100338073B1

公开(公告)日：2002-05-24

申请号：KR1019990038931

申请日：1999-09-13

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: H04N1/04

Abstract: 개시된본 발명은, 원고의동일라인에서획득한적색성분광, 녹색성분광, 청색성분광을광량에비례하는라인단위의전기상으로촬상시켜순차적으로출력하는라인순차식이미지센서를이용하여원고의첫 라인에서마지막라인까지현 시점에서촬상된라인단위의전기상을상기라인메모리로모두출력한후, 순서상의다음색성분에대한라인단위의전기상을촬상하는과정이반복되도록라인순차식이미지센서와라인메모리를제어하여쉐이딩보정과감마보정을수행하도록한 단색이미지센서를이용한칼라화상스캐닝장치에관한것이다. 본발명에따르면, 하나의단색이미지센서를이용하면서도 R, G, B에대한칼라스캐닝을순차적으로수행할수 있음에따라필요시에는이를통해상대적인저가의제품을용이하게구현할수 있는이점이있다.