公开(公告)号：KR100269286B1

公开(公告)日：2000-10-16

申请号：KR1019960048136

申请日：1996-10-24

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: H01L29/786

Abstract: PURPOSE: A method for manufacturing a polycrystalline silicon thin film transistor is provided to vaporize nitride layer and an amorphous silicon layer repeatedly in a chamber to remove degeneration due to compressive and tensile stresses. CONSTITUTION: The method includes following steps. At the first step, the first silicon layer(20a) with the first thickness is formed on a glass substrate. At the second step, a buffer layer pattern(B) and a lower electrode of a storage capacitor are formed on the first silicon layer with the first thickness. At the third step, the second silicon layer(20') with the second thickness is formed on the front surface of the result including buffer layer pattern and the lower electrode. At the forth step, a solidification operation is performed on the result of the preceding steps. At the fifth step, the second silicon layer is patterned. At the last step, a gate insulator layer(30) is formed on the front surface of the result of the preceding steps and a gate electrode(40) is formed.

Abstract translation: 目的：提供一种用于制造多晶硅薄膜晶体管的方法，以在室中重复地蒸发氮化物层和非晶硅层，以消除由于压缩和拉伸应力引起的退化。 规定：该方法包括以下步骤。 在第一步骤中，在玻璃基板上形成具有第一厚度的第一硅层（20a）。 在第二步骤中，在具有第一厚度的第一硅层上形成缓冲层图案（B）和存储电容器的下电极。 在第三步骤中，具有第二厚度的第二硅层（20'）形成在包括缓冲层图案和下电极的结果的前表面上。 在第四步骤中，对上述步骤的结果执行凝固操作。 在第五步骤中，第二硅层被图案化。 在最后步骤中，在前面步骤的结果的前表面上形成栅极绝缘体层（30）并且形成栅电极（40）。

公开(公告)号：KR1020000038147A

公开(公告)日：2000-07-05

申请号：KR1019980053037

申请日：1998-12-04

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G02F1/133

Abstract: PURPOSE: A gate actuation circuit integrated liquid crystal display using a non-crystal silicon thin film transistor operation is provided to integrate low frequency gate integrated circuits using the unmodified non-crystal silicon thin film transistor operation. CONSTITUTION: A gate actuation circuit integrated liquid crystal display using a non-crystal silicon thin film transistor operation includes seven NMOS transistors(MN11-MN17). Input is applied to the gate and drain of the first NMOS transistor(MN11). The source of the first NMOS transistor is coupled to the gate of the second NMOS transistor(MN12). A first power source is applied to gate and drain of the third NMOS transistor. The junction of the second and third NMOS transistor is applied to gate and drain of the forth NMOS transistor. The source of the forth NMOS transistor is coupled to the source of the fifth NMOS transistor. The drain of the sixth NMOS transistor and the drain of the fifth NMOS transistor is coupled to the source of the seventh NMOS transistor.

Abstract translation: 目的：提供使用非晶硅薄膜晶体管操作的集成液晶显示器的门驱动电路，以使用未修改的非晶硅薄膜晶体管操作来集成低频栅集成电路。 构成：使用非晶硅薄膜晶体管操作的集成液晶显示器的门驱动电路包括七个NMOS晶体管（MN11-MN17）。 输入施加到第一NMOS晶体管（MN11）的栅极和漏极。 第一NMOS晶体管的源极耦合到第二NMOS晶体管（MN12）的栅极。 第一电源施加到第三NMOS晶体管的栅极和漏极。 第二和第三NMOS晶体管的结点被施加到第四NMOS晶体管的栅极和漏极。 第四NMOS晶体管的源极耦合到第五NMOS晶体管的源极。 第六NMOS晶体管的漏极和第五NMOS晶体管的漏极耦合到第七NMOS晶体管的源极。

公开(公告)号：KR1019990074688A

公开(公告)日：1999-10-05

申请号：KR1019980008464

申请日：1998-03-13

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: H01L21/66

Abstract: 사진 공정에서의 마스크 오정렬을 검사하기 위한 키에 있어서, 기판 위의 특정한 박막층 또는 감광제층의 각각 1회의 포토샷(photo shot)에 의하여 노광된 제1 구역과 제2 구역의 경계선을 중심으로 하여, 제1 구역에 구역 경계선에 대하여 90°도를 이루며 일정한 간격을 이루도록 제1 상하 오정렬 검사 눈금을 형성하고, 제2 구역에 제1 상하 오정렬 검사 눈금과 평행하고 제1 상하 오정렬 검사용 눈금보다 더 넓은 간격을 가지도록 제2 상하 오정렬 검사 눈금을 형성한다. 또한, 상하 오정렬 검사 눈금에 더하여, 구역 경계선을 중심으로 하여 제1 구역에 경계선에 대하여 45°를 이루며 일정한 간격을 이루는 제1 좌우 오정렬 검사 눈금과, 제2 구역에 제1 좌우 오정렬 검사 눈금과 평행하고 제1 상하 오정렬 검사 눈금보다 더 넓은 간격을 가지는 제2 좌우 오정렬 검사 눈금을 형성한다.

公开(公告)号：KR100175385B1

公开(公告)日：1999-02-18

申请号：KR1019950029151

申请日：1995-09-06

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: H01L29/786

Abstract: 본 발명은 다결정 규소 박막 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는, 이중으로 도핑된 여역을 형성하여 누설 전류를 감소시킨 다결정 규소 박막 트랜지스터의 제조 방법에 관한 것이다. 기판 위에 다결정 규소를 증착하고 패터닝하여 활성층을 형성하고 활성층 위에 게이트 절연막을 형성하고 게이트 절연막 일부 위에 도전 물질로 게이트 전극을 형성하고 노출된 게이트 절연막이 아래에 있는 활성층의 하부에 제1 도전형의 불순물로 이온 주입하여 제1 도전형 이온층을 형성하고 활성층의 상부에 제2 도전형의 분순물로 이온 주입하여 제2 도전형 이온층을 형성하고 게이트 전극 측면과 산화막 일부를 감광막으로 코팅한 후 제2 도전형의 불순물을 고농도로 이온 주입하고 감광막을 제거하고 활성화를 통해 이중 LDD 구조 및 소스/드레인 영역을 형성한다. 따라서, 본 발명에 따른 다결정 규소 박막 트랜지스터는 이중으로 도핑된 LDD 구조를 형성하므로 게이트에 역 바이어스를 걸어줄 경우, LDD 영역의 P형 이온과 N형 이온이 결합된 영역에서 공핍층이 형성되고 역 바이어스 전압이 증가할수록 공핍층은 확대되고 N형이 도핑된 영역은 저항을 증가시키는 역할을하여 OFF 시 누설 전류를 감소시키고, ON 전류가 흐를 경우 게이트와 드레인 사이에 전압 차이가 거의 존재하지 않게 되므로 공핍층은 확대되지 않고 저항 증가 현상이 상대적으로 억제된다. 그러므로 ON-OFF 전류의 비를 증가시키는 효과가 있다.

公开(公告)号：KR100165361B1

公开(公告)日：1998-12-15

申请号：KR1019950051051

申请日：1995-12-16

Applicant: 삼성전자주식회사

Inventor： 허재호 ,  이주형

IPC: H01L29/78 ,  H01L21/336

Abstract: 신규한 저농도 드레인(LDD) 구조의 형성방법이 개시되어 있다.
기판의 표면에 제1 도전형의 제1 불순물 이온을 제1 도즈로써 도핑시킨후, 제1 도전형의 제2 불순물 이온을 상기 제1 도즈로써 도핑시킨다.
상기 제1 불순물 이온의 투사범위를 상기 제2 불순물 이온의 투사범위보다 감소시켜서 도핑한다. LDD영역 형성을 위한 이온 도핑시 고농도 불순물 영역과 같은 도즈로 도핑하되 투사범위를 조절함으로써 실제적으로 필요로 하는 LDD 영역에는 원하는 정도의 도즈만이 도핑될 수 있도록 하면서, 셀프-큐어링이 가능할 만큼 충분한 온도를 얻을 수 있다.

公开(公告)号：KR1019980031019A

公开(公告)日：1998-07-25

申请号：KR1019960050507

申请日：1996-10-30

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G11B5/84

Abstract: 하드 디스크의 검사 방법 및 장치가 개시된다. 이 방법은, 하드 디스크에 기록 검사 및 판독 검사를 수행하는 방법에 있어서, (1) 컨베이어를 통하여 유입되는 하드 디스크들을 각 기록 포트에 장착시킨 후, 상기 기록 검사를 수행하는 단계; (2) 기록 검사 결과, 불량품이 발생되면, 해당 하드 디스크를 다른 기록 포트에 장착한 후, 재기록 검사를 수행하는 단계; (3) 상기 단계 2에서, 다른 기록 포트의 여분이 없으면, 별도의 제1 중간 포트에 재기록 검사될 하드 디스크를 장착하여 대기시킨 후, 그 빈 포트에 새로운 하드 디스크를 장착하여 상기 기록 검사를 수행하는 단계; (4) 상기 단계 2에서, 복수의 불량품들이 동시에 발생되면, 별도의 제2 중간 포트를 이용하여 상호 교환되게 하는 단계; 및 (5) 상기 기록 검사 결과, 양품이 발생되면, 해당 하드 디스크를 판독 검사 포트에 장착한 후, 상기 판독 검사를 수행하는 단계;를 포함하는 것을 그 특징으로 한다. 이에 따라 신속 정확하게 하드 디스크의 기능을 검사할 수 있고, 자동화 알고리듬으로서 사용될 수 있다.

公开(公告)号：KR1019980015947A

公开(公告)日：1998-05-25

申请号：KR1019960035429

申请日：1996-08-24

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  허재호

IPC: H01L29/786

Abstract: 단순화된 공정으로 누설전류의 생성을 억제할 수 있는 폴리실리콘 박막 트랜지스터 및 그 제조방법에 대해 기재되어 있다. 이 박막 트랜지스터는 기판 위에 반도체층을 형성한 후 패터닝하는 단계와, 반도체층 위에 게이트절연막을 개재한 게이트전극을 형성하는 단계와, 게이트전극의 측벽 및 저농도 소오스/ 드레인 상부만을 덮는 이온주입 버퍼층을 형성하는 단계 및 이온주입 버퍼층이 형성된 결과물에 불순물을 고농도로 주입함으로써, 이온주입 버퍼층 하부의 반도체층에는 저농도의 소오스/ 드레인을, 이온주입 버퍼층에 의해 노출된 반도체층에는 고농도의 소오스/ 드레인을 형성하는 단계를 구비하여 제조된다. 이에 따라, 1회의 이온주입 공정만으로 저농도 및 고농도의 소오스/ 드레인을 동시에 형성할 수 있으므로, 단순화된 공정으로 ON 전류의 감소없이 박막 트랜지스터에서의 누설전류의 생성을 억제할 수 있다.

公开(公告)号：KR1019980006461A

公开(公告)日：1998-03-30

申请号：KR1019960020361

申请日：1996-06-07

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: H01L29/786

公开(公告)号：KR1019970028642A

公开(公告)日：1997-06-24

申请号：KR1019950039397

申请日：1995-11-02

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G02B26/10

Abstract: 이 발명은 레이져 스캐닝(LASER SCANNING) 방법에 관한 것으로서, 더욱 상세하게 말하자면 레이져 조사시 조사되는 면이 모두 일정한 에너지로 조사되도록 하는 불균일성을 줄이는 레이져 스캐닝 방법에 관한 것이다. 제3도 d에 도시된 바와 같이 초기 시작점을 액정 표시 장치 패널의 좌측 상단으로 하여 우측으로 스캐닝한다. 다음으로 제3도 e에 도시된 바와 같이 레이져 빔을 상기 스캐닝 부분과 중첩되지 않도록 동일한 방법으로 스캐닝한다.
다음으로 제3도 f에 도시된 바와 같이, 상기한 방법과 동일하게 액정 표시 장치의 끝부분까지 스캐닝한다. 다음으로, 액정 표시 장치 패널의 스캐닝 시작점을 레이져 빔이 약하게 조사된 부분에서 중심 시작점으로 하여 제3도 d"와 같이 상기한 스캐닝 단계를 여러번 반복한다.

公开(公告)号：KR1019970023010A

公开(公告)日：1997-05-30

申请号：KR1019950035376

申请日：1995-10-13

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G11B5/84

Abstract: 본 발명은 컨베이어와 로봇 등을 이용하여 자동으로 하드디스크 어셈블리를 검사하기 위한 방법 및 장치에 관한 것으로, 하드디스크 어셈블리(HDA)를 자동으로 공급 및 배출하기 위한 컨베이어; 하드디스크 어셈블리를 컨베이어로부터 검사수단으로 도는 그 반대로 운반하기 위한 로봇; HDA를 검사하여 양불량 여부를 판정하기 위한 검사수단; 및 시스템 전체의 동작을 제어하기 위한 입출력 인터페이스 처리와 로봇 및 검사수단의 동작을 제어하는 제어수단을 포함하는 것을 특징으로 한다.
본 발명에 의하면 공정 사이의 공간을 최소화하여 공정과 공정 사이의 시간 손실을 최대한으로 줄일 수 있으며, 각 공정에서의 운반에 의한 부품 파손을 줄임과 동시에 최대한으로 양품을 배출할 수 있다.