-
公开(公告)号:KR101472799B1
公开(公告)日:2014-12-16
申请号:KR1020080054863
申请日:2008-06-11
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: G09G3/3233 , G09G3/2037 , G09G3/2081 , G09G2300/0842
Abstract: 디스플레이장치는 OLED(Organic Light Emitting Diode), 화상신호에의해상기 OLED에대한전류공급을스위칭하는드라이빙트랜지스터, 상기 OLED에대한전류의량을제어하는복수의전류제어트랜지스터를포함하는전류제어부;를구비한다. 이러한구조에따르면종래비해높은해상도와깊은색감표현이가능한디스플레이의구현이가능하다.
-
公开(公告)号:KR101334177B1
公开(公告)日:2013-11-28
申请号:KR1020070016033
申请日:2007-02-15
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
IPC: H01L29/786
CPC classification number: H01L29/78621 , H01L29/42384 , H01L2029/7863
Abstract: 본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것이다. 하부 구조체; 상기 하부 구조체 상에 다수의 도핑 영역을 포함하여 형성된 반도체층; 상기 반도체층 상에 형성된 이격되어 형성된 제 1절연층 및 제 2절연층; 상기 제 1절연층 및 상기 제 2절연층 상에 형성된 제 3절연층; 및 상기 제 3절연층의 상기 제 1절연층 및 상기 제 2절연층에 대응되는 영역 사이에 형성된 게이트 전극층;을 포함하는 박막 트랜지스터를 제공한다.
-
公开(公告)号:KR1020060079519A
公开(公告)日:2006-07-06
申请号:KR1020040117735
申请日:2004-12-31
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G3/3291 , G09G2300/0417 , G09G2300/0823 , G09G2300/0842 , G09G2300/0852 , G09G2310/0262 , G09G2320/043
Abstract: 본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 이 표시 장치는, 발광 소자, 그리고 구동 전압과 발광 소자 사이에 연결되어 발광 소자에 구동 전류를 공급하는 제1 및 제2 구동 트랜지스터를 포함한다. 이때, 제1 및 제2 구동 트랜지스터의 제어 단자에 동일한 제어 전압 또는 서로 다른 극성의 제어 전압이 인가되며, 제1 구동 트랜지스터의 제어 단자 전극은 반도체 하부에 배치되어 있으며, 제2 구동 트랜지스터의 제어 단자 전극은 반도체 상부에 배치되어 있다. 본 발명에 의하면, 2개의 구동 트랜지스터를 형성하면서도 이들이 화소에서 차지하는 면적을 줄일 수 있으며, 또한 서로 다른 극성의 제어 전압을 각 구동 트랜지스터에 인가함으로써 구동 트랜지스터의 열화를 방지할 수 있다.
표시 장치, 유기 발광 소자, 박막 트랜지스터, 축전기, 열화Abstract translation: 本发明涉及一种显示设备及其驱动方法,该显示装置连接在所述发光元件,并且驱动电压和发光元件之间包括第一和用于提供驱动电流到发光元件的第二驱动晶体管。 此时,相同的控制电压或不同的极性控制电压被施加到第一和第二驱动晶体管的控制端子,第一驱动晶体管的控制端子电极被设置在半导体下方, 电极布置在半导体上。 根据本发明,同时形成两个驱动器晶体管,他们可以减少由像素占用的面积,并且还可以防止驱动晶体管的劣化通过施加不同极性的控制电压施加到每个驱动晶体管。
-
公开(公告)号:KR1020050110823A
公开(公告)日:2005-11-24
申请号:KR1020040035656
申请日:2004-05-19
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G2300/0417 , G09G2300/0814 , G09G2300/0852 , G09G2310/02 , G09G2310/0254 , G09G2310/0262 , G09G2320/043
Abstract: 역방향 전압을 인가하여 트랜지스터의 특성을 유지하기 위한 유기발광소자의 구동소자 및 구동방법과, 이를 갖는 표시패널 및 표시장치가 개시된다. 제1 및 제2 구동부는 유기발광소자에 연결된다. 제1 스위칭부는 제1 프레임 동안 일방향의 제1 데이터 전압을 제1 구동부에 공급하고, 역방향의 제2 데이터 전압을 제2 구동부에 공급한다. 제2 스위칭부는 제2 프레임 동안 제2 데이터 전압을 제1 구동부에 공급하고, 제1 데이터 전압을 제2 구동부에 공급한다. 이에 따라, 트랜지스터의 제어전극에 일정 시간동안에는 일방향 전압을 인가하여 전하를 주입하고, 나머지 시간 동안에는 역방향 전압을 인가하여 트래핑된 전하를 다시 방출하므로써, 트랜지스터의 특성을 지속적으로 유지할 수 있다.
-
公开(公告)号:KR1020050054788A
公开(公告)日:2005-06-10
申请号:KR1020030088423
申请日:2003-12-06
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L21/02532 , H01L21/02164 , H01L21/02274 , H01L21/02354 , H01L21/02595 , H01L21/0262 , H01L21/02686 , H01L21/2026 , H01L21/31608 , H01L29/4908 , H01L29/66757 , H01L29/78675
Abstract: A method of fabricating a poly-Si thin film and a method of fabricating a poly-Si TFT using the same are provided. The poly-Si thin film is formed at a low temperature using inductively coupled plasma chemical vapor deposition (ICP-CVD). After the ICP-CVD, excimer laser annealing (ELA) is performed while increasing energy by predetermined steps. A poly-Si active layer and a SiO2 gate insulating layer are deposited at a temperature of about 150° C. using ICP-CVD. The poly-Si has a large grain size of about 3000 Å or more. An interface trap density of the SiO2 can be as high as 1011/cm2. A transistor having good electrical characteristics can be fabricated at a low temperature and thus can be formed on a heat tolerant plastic substrate.
-
公开(公告)号:KR100154702B1
公开(公告)日:1998-10-15
申请号:KR1019950015210
申请日:1995-06-09
Applicant: 삼성전자주식회사
IPC: H01L29/86
CPC classification number: H01L29/66136 , H01L21/266 , H01L29/8611
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야 : 피 엔 접합 다이오드의 항복전압을 향상시키는 제조방법에 대한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 : 피엔 접합형 다이오드에서 발생되는 최대 전계를 완화하여 소자의 항복전압을 향상시키는 방법을 제공하기 위함이다.
3. 발명의 해결방법의 요지 : 개시된 다이오드의 제조방법은 실리콘 웨이퍼 위에 경사식각된 산화막을 형성한 후 저 농도의 불순물을 고 에너지로 이온주입하여 수평 방향으로 확장된 저 농도 영역을 형성하는 것을 요지로 한다.
4. 발명의 중요한 용도 : 높은 항복전압을 가지는 다이오드을 필요로 하는 분야에 적합하게 이용된다.-
公开(公告)号:KR1019980040056A
公开(公告)日:1998-08-17
申请号:KR1019960059180
申请日:1996-11-28
Applicant: 삼성전자주식회사
IPC: G02F1/136
Abstract: 이중 게이트 구조를 갖는 박막 트랜지스터를 구비하는 박막 트랜지스터 - 액정 표시장치 및 그 제조방법에 대해 기재되어 있다. 이 액정표시 장치는, 스위칭을 위한 박막 트랜지스터와 전압유지를 위한 스토리지 캐패시터를 구비하는 액정 표시장치에 있어서, 박막 트랜지스터는 활성층을 중심으로 상, 하에 각각 형성된 이중 게이트전극을 구비하며, 스토리지 캐패시터는 활성층을 중심으로 상, 하에 각각 형성된 공통전극을 구비하는 것을 특징으로 한다. 이 액정 표시장치에 따르면, 온(ON) 전류를 증가시킴과 동시에 오프전류를 감소시킬 수 있으며, 종래에 비해 저장용량의 크기를 2배로 증가시킬 수 있으며, 개구율을 크게 증가시킬 수 있다.
-
公开(公告)号:KR101142994B1
公开(公告)日:2012-05-08
申请号:KR1020040035944
申请日:2004-05-20
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G3/3291 , G09G2300/043 , G09G2300/0819 , G09G2300/0842 , G09G2300/0861 , G09G2320/043
Abstract: 본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 이 표시 장치는 복수의 화소를 포함하며, 각 화소는, 발광 소자, 축전기, 발광 소자에 구동 전류를 공급하는 구동 트랜지스터, 주사 신호에 따라 구동 트랜지스터를 다이오드 연결시키며 데이터 전압을 구동 트랜지스터에 공급하는 제1 스위칭부, 그리고 발광 신호에 따라 구동 전압을 구동 트랜지스터에 공급하고 발광 소자와 축전기를 구동 트랜지스터에 연결하는 제2 스위칭부를 포함한다. 이때 축전기는 제1 스위칭부를 통하여 구동 트랜지스터에 연결되어 데이터 전압과 구동 트랜지스터의 문턱 전압에 의존하는 제어 전압을 저장하고 제2 스위칭부를 통하여 구동 트랜지스터에 연결되어 제어 전압을 구동 트랜지스터에 다시 공급한다. 본 발명에 의하면 구동 트랜지스터와 유기 발광 소자의 문턱 전압이 열화되더라도 이를 보상하여 화질 열화를 방지할 수 있다.
표시 장치, 유기 발광 소자, 박막 트랜지스터, 축전기, 문턱 전압, 열화Abstract translation: 每个像素包括:发光元件; 电容器; 驱动晶体管,其具有控制端子,输入端子和输出端子,并且将驱动电流提供给发光元件以发光; 第一开关单元,所述第一开关单元响应于扫描信号二极管连接所述驱动晶体管并向所述驱动晶体管提供数据电压; 以及第二开关单元,所述第二开关单元响应于发射信号向所述驱动晶体管提供驱动电压并且将所述发光元件和所述电容器连接到所述驱动晶体管,其中,所述电容器通过所述第一开关单元连接到所述驱动晶体管, 控制电压是数据电压和驱动晶体管的阈值电压的函数,并且通过第二开关单元连接到驱动晶体管,以将控制电压提供给驱动晶体管。
-
公开(公告)号:KR100192593B1
公开(公告)日:1999-07-01
申请号:KR1019960004044
申请日:1996-02-21
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L27/1237 , H01L27/1214 , H01L27/127
Abstract: Methods of forming thin-film transistors include the steps of forming an amorphous silicon (a-Si) layer of predetermined conductivity type on a face of an electrically insulating substrate and then forming a first insulating layer on the amorphous silicon layer. The first insulating layer and amorphous silicon layer are then patterned to define spaced amorphous source and drain regions having exposed sidewalls. An amorphous silicon channel region is then deposited in the space between the source and drain regions and in contact with the sidewalls thereof. An annealing step is then performed to convert the amorphous source, drain and channel regions to polycrystalline silicon, prior to the step of forming an insulated gate electrode on the channel region.
-
公开(公告)号:KR100192592B1
公开(公告)日:1999-07-01
申请号:KR1019960003922
申请日:1996-02-16
Applicant: 삼성전자주식회사
IPC: H01L29/786
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야: 박막 트랜지스터 및 그 제조방법.
2. 발명이 해결하려고 하는 기술적 과제: 개선된 특성을 가지는 박막 트랜지스터 및 그 제조방법을 제공한다.
3. 발명의 해결방법의 요지: 개시된 박막 트랜지스터는, 턴오프시에만 오프셋 영역을 동작적으로 가지는 채널영역과: 상기 채널영역상에 형성된 게이트 절연막과: 상기 채널영역과 자기정합되며 상기 채널영역의 제1 인접부에 형성된 소오스 영역과: 상기 채널영역과 자기정합되며 상기 채널영역의 제2 인접부에 형성된 드레인 영역과: 게이트 전압을 수신하는 메인 게이트, 상기 소오스 영역과 저항성 접촉을 이루는 서브 게이트, 및 상기 메인 게이트와 상기 서브 게이트간에 정류성 접합을 만들기 위한 접합 게이트를 포함하여 상기 게이트 절연막상에 형성된 게이트영역을 가진다.
4. 발명의 중요한 용도: 박막 트랜지스터 및 그 제조방법.
-
-
-
-
-
-
-
-
-