公开(公告)号：KR101300443B1

公开(公告)日：2013-08-27

申请号：KR1020110095882

申请日：2011-09-22

Applicant: 서울대학교산학협력단

Inventor： 윤진혁 ,  남이현 ,  민상렬

IPC: G11C29/00 ,  G11C16/06 ,  G11C16/02

CPC classification number: G11C29/56 ,  G11C2029/0401 ,  G11C2029/5602

Abstract: 플래시 메모리 저장 장치에 있어서, 적어도 하나의 플래시 메모리 칩; 상기 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러; 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로를 위한 제1 커넥터; 및 상기 컨트롤러와 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 사이의 제2 경로를 위한 제2 커넥터를 포함하고, 상기 컨트롤러는 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화하는 플래시 메모리 저장 장치를 이용하여 플래시 메모리 저장 장치의 신뢰성을 검증하는 기술을 제공한다.

公开(公告)号：KR1020130032151A

公开(公告)日：2013-04-01

申请号：KR1020110095882

申请日：2011-09-22

Applicant: 서울대학교산학협력단

Inventor： 윤진혁 ,  남이현 ,  민상렬

IPC: G11C29/00 ,  G11C16/06 ,  G11C16/02

CPC classification number: G11C29/56 ,  G11C2029/0401 ,  G11C2029/5602

Abstract: PURPOSE: A flash memory storage device capable of verifying reliability by using a bypass path, a system and a method for verifying the reliability of the flash memory storage device are provided to objectively verify the reliability of a completely developed result. CONSTITUTION: A controller(101) controls a flash memory chip. A first connector(102) is formed for a first path between the flash memory chip and the controller. A second connector(103) is formed for a second path between the controller and a test support system to test a flash memory storage device. The controller selectively activates the first path or the second path. [Reference numerals] (100) Flash memory storage device; (101) Controller; (104) Flash memory chip; (110) Test support system; (130) Host; (140) Host interface;

Abstract translation: 目的：提供一种能够通过使用旁路路径来验证可靠性的闪存存储装置，用于验证闪存存储装置的可靠性的系统和方法，以客观地验证完全展开结果的可靠性。 构成：控制器（101）控制闪存芯片。 为闪存芯片和控制器之间的第一路径形成第一连接器（102）。 第二连接器（103）形成用于控制器和测试支持系统之间的第二路径，以测试闪存存储设备。 控制器选择性地激活第一路径或第二路径。 （附图标记）（100）闪存存储装置; （101）控制器; （104）闪存芯片; （110）测试支持系统; （130）主持人 （140）主机接口;

公开(公告)号：KR101242195B1

公开(公告)日：2013-03-11

申请号：KR1020110017244

申请日：2011-02-25

Applicant: 서울대학교산학협력단

Inventor： 박정수 ,  민상렬

IPC: G06F12/06

Abstract: 페이지의 물리적 저장 위치의 변경이 가능한 스토리지 시스템 및 상기 스토리지 시스템의 동작 방법이 제공된다. 스토리지 시스템은 호스트에 의해 인식되는 페이지들의 논리적 주소와 물리적 주소와의 관계를 정의하는 복수의 후보 변환 테이블 중 어느 하나를 이용하여 대상 페이지의 물리적 주소를 결정할 수 있다. 스토리지 시스템은 호스트에 의해 인식되는 페이지들의 논리적 주소와 물리적 주소와의 관계를 정의하는 변환 테이블을 수정함으로써 플래시 메모리에서 데이터가 저장되는 위치를 조정할 수 있다.

公开(公告)号：KR1020100026227A

公开(公告)日：2010-03-10

申请号：KR1020080085146

申请日：2008-08-29

Applicant: 서울대학교산학협력단

Inventor： 박정수 ,  민상렬

IPC: G06F12/02 ,  G06F12/06 ,  G06F5/00 ,  G06F9/06

CPC classification number: G06F12/0804 ,  G06F12/0246 ,  G06F2212/7203

Abstract: PURPOSE: A flash based storage device using a page buffer as a write cache and an utilization method thereof are provided to reduce data transmission frequency between an external host and a flash memory device. CONSTITUTION: A memory cell array(110) includes a plurality of memory cells. A page buffer(120) stores the data which is received from an external host(140) in a data page. A controller(130) controls the page buffer in order to program the stored data page in a first address within the memory cell array. The controller controls the page buffer in order to program the stored data page in a second address within the memory cell array on the basis of a predetermined condition.

Abstract translation: 目的：提供使用页缓冲器作为写缓存的基于闪存的存储装置及其利用方法，以减少外部主机与闪速存储装置之间的数据传输频率。 构成：存储单元阵列（110）包括多个存储单元。 页面缓冲器（120）将从外部主机（140）接收的数据存储在数据页中。 控制器（130）控制页面缓冲器以便将存储的数据页面编程在存储单元阵列内的第一地址中。 控制器控制页面缓冲器，以便基于预定条件将存储的数据页面编程在存储器单元阵列内的第二地址中。