公开(公告)号：KR101358815B1

公开(公告)日：2014-02-11

申请号：KR1020130064332

申请日：2013-06-04

Applicant: 서울대학교산학협력단

Inventor： 백윤흥 ,  강병훈

IPC: G06F11/30

CPC classification number: G06F21/567 ,  G06F12/1425 ,  G06F13/24 ,  G06F21/52 ,  G06F21/55 ,  G06F21/554 ,  G06F2221/2153

Abstract: The present invention relates to a snoop-based kernel integrity monitoring apparatus and a method thereof and more specifically, to a snoop-based kernel integrity monitoring apparatus and a method thereof which is implemented as an independent hardware in a host system and monitors integrity of a kernel by detecting writing attempts on a kernel invariant domain by snooping a bus traffic of the host system. According to the present invention, an instant attack which is hard to detect with a snapshot method can be detected without missing by detecting writing attempts on the kernel invariant domain by analyzing traffic between a system bus of the host system and a memory. [Reference numerals] (100) Monitoring device; (110) Snooper; (120) Validation unit; (140,40) Memory; (150,50) Processor; (160,60) Bridge

Abstract translation: 本发明涉及一种基于窥探的内核完整性监控设备及其方法，更具体地说，涉及一种基于窥探的内核完整性监控设备及其方法，该设备及其方法被实现为主机系统中的独立硬件， 内核通过侦听主机系统的总线流量来检测对内核不变域的写入尝试。 根据本发明，通过分析主机系统的系统总线与存储器之间的通信，可以检测出利用快照方法难以检测的即时攻击，而不会通过检测对内核不变域的写入尝试而丢失。 （附图标记）（100）监视装置; （110）侦察员; （120）验证单位; （140,40）内存; （150,50）处理器; （160,60）桥

公开(公告)号：KR101293701B1

公开(公告)日：2013-08-06

申请号：KR1020120018327

申请日：2012-02-23

Applicant: 울산과학기술원 산학협력단 ,  서울대학교산학협력단 ,  (주)이더블유비엠

Inventor： 김용주 ,  이종은 ,  백윤흥 ,  오스티븐상근

IPC: G06F9/06 ,  G06F9/38

CPC classification number: G06F9/06 ,  G06F9/38

Abstract: PURPOSE: A coarse-grained reconfigurable array nested loop statement execution device and a method thereof reduce communication overhead by independently carrying out all the nested loop statements of a coarse-grained reconfigurable array. CONSTITUTION: A pipeline mapping unit (220) maps those computation tasks which will be repeated in nested loop statements of a coarse-grained reconfigurable array (CGRA) (100) across processing elements of the CGRA in a way where those tasks are processed in parallel by the elements and transmits the mapping results to a configuration memory of the CGRA. A CGRA control unit (210) obtains all the nested loop statements to be carried out by the CGRA and related set-up parameters from a main processor and provides them to the pipeline mapping unit. A predicate register (230) monitors the processing elements of the CGRA, stores each element's execution results of the computation tasks in the nested loop statements every working cycle. [Reference numerals] (150) Processor; (210) CGRA control unit; (220) Pipeline mapping unit; (230) Predicate register

Abstract translation: 目的：粗粒度可重配置阵列嵌套循环语句执行设备及其方法通过独立执行粗粒度可重构阵列的所有嵌套循环语句来减少通信开销。 构成：流水线映射单元（220）将这些计算任务映射到CGRA的处理元件之间将粗粒度可重构阵列（CGRA）（100）的嵌套循环语句中重复的计算任务，以这些任务并行处理的方式 并将映射结果发送到CGRA的配置存储器。 CGRA控制单元（210）从主处理器获得由CGRA执行的所有嵌套循环语句和相关设置参数，并将它们提供给流水线映射单元。 谓词寄存器（230）监视CGRA的处理元素，每个工作周期将每个元素的执行结果存储在嵌套循环语句中。 （附图标记）（150）处理器; （210）CGRA控制单元; （220）管道测绘单位; （230）谓词寄存器

公开(公告)号：KR101084728B1

公开(公告)日：2011-11-22

申请号：KR1020090131249

申请日：2009-12-24

Applicant: 서울대학교산학협력단

Inventor： 윤종희 ,  안민욱 ,  백윤흥

IPC: G06F9/38 ,  G06F9/30 ,  G06F9/06

Abstract: 본 발명은 동적 암시 어드레싱 모드를 지원하는 파이프라인 방식의 프로세서에 관한 것으로서, 더욱 상세하게는 연산자(op-code), 오퍼랜드(operand), 및 1 비트의 암시 비트로 구분된 포맷의 명령어를 이용하는 파이프라인 방식의 프로세서로서, 명령어 메모리에서 페치(fetch)된 페치 명령어로부터 암시 비트의 온 여부를 검출하는 암시 비트 검출부; 암시 비트가 온된 경우, 동적 카운터가 지시하는 위치에 저장되어 있는 암시값을 독출하는 암시값 참조부; 및 상기 검출부와 상기 암시값 참조부의 후단에 삽입되며, 상기 페치 명령어의 연산자와 오퍼랜드 및 상기 독출된 암시값을 디코딩부로 전달하는 파이프를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 전용 어드레싱 모드에 의존하지 않고도 인코딩 공간을 증가시킬 수 있으며, 이종 레지스터 아키텍쳐를 채용하지 않아 명령어 집합 구조의 직교성을 유지할 수 있으며, 기존 아키텍쳐보다 성능이 더욱 향상된, 동적 암시 어드레싱 모드를 지원하는 파이프라인 방식의 프로세서를 제공할 수 있다.