公开(公告)号：KR101276308B1

公开(公告)日：2013-06-18

申请号：KR1020110015337

申请日：2011-02-22

Applicant: 서울대학교산학협력단

Inventor： 윤종희 ,  백윤흥

IPC: G06F9/38

Abstract: 본 발명은 본 발명은 그래프 기반의 코드 생성 장치 및 그 코드 생성 방법에 관한 것으로서, 더욱 상세하게는, 트리 기반이 아닌 그래프 기반으로 애플리케이션 레벨에서 다중 출력 명령어를 포함한 모든 명령어를 효과적으로 활용하여 소스 코드로부터 타겟 코드를 생성하는, 다중 출력 명령어를 지원하는 그래프 기반의 코드 생성 장치코드 생성 장치 및 코드 생성 방법에 관한 것이다.
본 발명에 의하면, 그래프 기반으로 명령어 집합의 설명 문법을 확장시킴으로써 수작업으로 코드를 변경하지 않은 채로 다중 출력 명령어를 모델링할 수 있으며, 수월하게 기존의 컴파일러와 통합하여 신속하고 효과적으로 애플리케이션 레벨에서 다양한 다중 출력 명령어를 활용할 수 있다.

公开(公告)号：KR1020110074323A

公开(公告)日：2011-06-30

申请号：KR1020090131249

申请日：2009-12-24

Applicant: 서울대학교산학협력단

Inventor： 윤종희 ,  안민욱 ,  백윤흥

IPC: G06F9/38 ,  G06F9/30 ,  G06F9/06

CPC classification number: G06F9/38 ,  G06F9/06 ,  G06F9/30

Abstract: PURPOSE: A pipeline-type processor which can support a dynamic implied addressing mode is provided to maintain orthogonality of a command set structure and supply more improve performance due to not adopting a heterogeneous register architecture. CONSTITUTION: An implied bit detector detects whether implement bit is on or not from a patch command which is fetched from an command memory(220). If the implication bit is on, an implied value reference unit(291) reads a implemented value stored in a location which a dynamic counter instructs. A pipe is inserted to rear end of an indication value reference unit and a detection unit. The pipe transmits an op-code, operand, and the read implied value of a fetched command to a decoding unit(230).

Abstract translation: 目的：提供支持动态隐含寻址模式的流水线型处理器，以保持命令集结构的正交性，并且由于不采用异构寄存器架构而提供更多的性能。 构成：隐含位检测器从指令存储器（220）中提取的补丁命令检测实现位是否开启。 如果含义位为开，则隐含值参考单元（291）读取存储在动态计数器指示的位置的实现值。 管道插入到指示值参考单元和检测单元的后端。 管道将取出命令的操作码，操作数和读取隐含值发送到解码单元（230）。

公开(公告)号：KR101270763B1

公开(公告)日：2013-06-03

申请号：KR1020110015038

申请日：2011-02-21

Applicant: 서울대학교산학협력단

Inventor： 윤종희 ,  이종은 ,  박상현 ,  김용주 ,  조두산 ,  백윤흥

IPC: G06F9/46

Abstract: 본 발명은, 재구성형 프로세싱 어레이 구조 생성 방법에 관한 것으로서, 컴파일러로부터 컴파일된 적어도 하나 이상의 어플리케이션들을 구성하는 연산(operation)들과 연산들 간의 데이터 의존성(data dependency)들에 관한 정보를 획득하여, 이를 기초로, 기저 재구성형 프로세싱 어레이 구조에 프로세싱 요소들 간의 상호 연결을 추가하여 확장한 확장 재구성형 프로세싱 어레이 구조를 생성하는 재구성형 프로세싱 어레이 구조 생성 방법을 제공한다.

公开(公告)号：KR1020120096131A

公开(公告)日：2012-08-30

申请号：KR1020110015337

申请日：2011-02-22

Applicant: 서울대학교산학협력단

Inventor： 윤종희 ,  백윤흥

IPC: G06F9/38

Abstract: PURPOSE: A device for generating a code based on a graph supporting a multiple output instruction and a method thereof are provided to extend description grammar of an instruction group based on the graph, thereby modeling the multiple output instruction without manually changing a code. CONSTITUTION: A regulation providing unit(100) extracts segmentation regulations composing a multiple output instruction regulations from regulation description about a structure of a target processor and provides a instruction regulation including the segmentation regulation and a single output instruction regulation. An instruction selector(200) receives intermediate representation tree and generates a multiple output instruction candidate which is connected with the segmentation regulation from the intermediate representation tree based on the instruction regulation and selects an optimum multiple output instruction set among the multiple output instruction candidates according to an interference relationship and profit.

Abstract translation: 目的：提供一种用于基于支持多输出指令的图形生成代码的装置及其方法，用于基于图形来扩展指令组的描述语法，从而对多输出指令进行建模，而无需手动改变代码。 规定：监管提供单元（100）从关于目标处理器的结构的规则描述中提取组成多输出指令规则的分段规则，并提供包括分段调节和单个输出指令调节的指令调节。 指令选择器（200）接收中间表示树，并根据指令调节生成与中间表示树相关的分段调节的多输出指令候选，并根据指令调整选择多输出指令候选中的最佳多输出指令集 干扰关系和利润。

公开(公告)号：KR101101992B1

公开(公告)日：2012-01-13

申请号：KR1020100040861

申请日：2010-04-30

Applicant: 서울대학교산학협력단 ,  광운대학교 산학협력단

Inventor： 김용주 ,  이종은 ,  윤종희 ,  백윤흥

IPC: G06F9/44 ,  G06F9/50

CPC classification number: Y02D10/22 ,  Y02D10/36

Abstract: 본 발명은 코어스 그레인드 재구성 어레이에서의 애플리케이션 매핑 최적화 방법 및 그 장치에 관한 것으로서, 더욱 상세하게는 (a) 애플리케이션에 포함된 연산들을 각 연산 요소에 매핑하는 연산 매핑 및 어레이 변수들을 지역 메모리에 매핑하는 어레이 매핑을 포함하는 애플리케이션 매핑을 수행하여 제1 매핑 결과를 생성하는 단계; (b) 제1 매핑 결과에 대하여 데이터 전송 시간과 데이터 연산 시간을 계산하고, 데이터 전송 시간과 데이터 연산 시간을 비교하는 단계; (c) 데이터 전송 시간이 데이터 연산 시간보다 큰 경우, 데이터의 재사용 기회비용을 계산하는 단계; 및 (d) 재사용 기회비용을 참조하여 애플리케이션 매핑을 반복 수행함으로써 제2 매핑 결과를 생성하는 단계를 포함하는, 애플리케이션 매핑 최적화 방법 및 그 장치에 관한 것이다.
본 발명에 따르면, 지역 메모리의 구조를 인식하여 CGRA에 대한 애플리케이션 매핑을 수행함으로써, 전체 성능을 향상시킬 수 있고, 전력 효율을 증가시키며, 메모리 뱅크의 사용에 있어서 균형을 유지시킬 수 있다.

公开(公告)号：KR1020110121313A

公开(公告)日：2011-11-07

申请号：KR1020100040861

申请日：2010-04-30

Applicant: 서울대학교산학협력단 ,  광운대학교 산학협력단

Inventor： 김용주 ,  이종은 ,  윤종희 ,  백윤흥

IPC: G06F9/44 ,  G06F9/50

CPC classification number: Y02D10/22 ,  Y02D10/36 ,  G06F9/4486 ,  G06F17/2705

Abstract: PURPOSE: An application mapping optimizing method in a coarse-grained reconfigurable array and apparatus thereof are provided to improve power efficiency and performance by performing application mapping for the coarse-grained reconfigurable array and by recognizing the structure of a local memory unit. CONSTITUTION: A first mapping result is created by performing application mapping(S10). A data transmission time and a data calculation time are calculated and compared with the first mapping result(S21). When the data transmission time is longer than the data calculation time, a DRG(Data Reuse Graph) which indicates a data reuse relationship is created(S31). An optimized second mapping result is created by repetitively mapping the application based on the DRG(S36).

Abstract translation: 目的：提供粗粒度可重构阵列中的应用映射优化方法及其装置，以通过对粗粒度可重配置阵列执行应用映射并通过识别本地存储器单元的结构来提高功率效率和性能。 构成：通过执行应用映射创建第一个映射结果（S10）。 计算数据传输时间和数据计算时间并与第一映射结果进行比较（S21）。 当数据传输时间长于数据计算时间时，创建表示数据重用关系的DRG（Data Reuse Graph）（S31）。 通过基于DRG重复映射应用程序来创建优化的第二映射结果（S36）。

公开(公告)号：KR101084728B1

公开(公告)日：2011-11-22

申请号：KR1020090131249

申请日：2009-12-24

Applicant: 서울대학교산학협력단

Inventor： 윤종희 ,  안민욱 ,  백윤흥

IPC: G06F9/38 ,  G06F9/30 ,  G06F9/06

Abstract: 본 발명은 동적 암시 어드레싱 모드를 지원하는 파이프라인 방식의 프로세서에 관한 것으로서, 더욱 상세하게는 연산자(op-code), 오퍼랜드(operand), 및 1 비트의 암시 비트로 구분된 포맷의 명령어를 이용하는 파이프라인 방식의 프로세서로서, 명령어 메모리에서 페치(fetch)된 페치 명령어로부터 암시 비트의 온 여부를 검출하는 암시 비트 검출부; 암시 비트가 온된 경우, 동적 카운터가 지시하는 위치에 저장되어 있는 암시값을 독출하는 암시값 참조부; 및 상기 검출부와 상기 암시값 참조부의 후단에 삽입되며, 상기 페치 명령어의 연산자와 오퍼랜드 및 상기 독출된 암시값을 디코딩부로 전달하는 파이프를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 전용 어드레싱 모드에 의존하지 않고도 인코딩 공간을 증가시킬 수 있으며, 이종 레지스터 아키텍쳐를 채용하지 않아 명령어 집합 구조의 직교성을 유지할 수 있으며, 기존 아키텍쳐보다 성능이 더욱 향상된, 동적 암시 어드레싱 모드를 지원하는 파이프라인 방식의 프로세서를 제공할 수 있다.

公开(公告)号：KR1020120095615A

公开(公告)日：2012-08-29

申请号：KR1020110015038

申请日：2011-02-21

Applicant: 서울대학교산학협력단

Inventor： 윤종희 ,  이종은 ,  박상현 ,  김용주 ,  조두산 ,  백윤흥

IPC: G06F9/46

Abstract: PURPOSE: A reconstitution type processing array structure creation method is provided to effectively create an extended reconstitution type processing array structure by acquiring information for data dependency. CONSTITUTION: Information for data dependency which indicates a dependence relationship between calculations composed of compiled applications from a compiler(S320). An extended reconstitution type processing array structure is created by adding an interconnection between processing elements which belong to a base reconstitution type processing array structure to the base reconstitution type processing array structure(S350). The base reconstitution type processing array structure is a two dimensional array structure. The base reconstitution type processing array structure connects to a mesh type network.

Abstract translation: 目的：提供一种重构类型处理阵列结构创建方法，通过获取数据依赖性信息来有效地创建扩展重构类型处理阵列结构。 构成：用于数据依赖的信息，指示由编译器编译的应用程序组成的计算之间的依赖关系（S320）。 通过将属于基本重构类型处理阵列结构的处理元件之间的互连相加到基本重构类型处理阵列结构来创建扩展重构类型处理阵列结构（S350）。 基础重构型处理阵列结构是二维阵列结构。 基本重构类型处理阵列结构连接到网状网络。