-
公开(公告)号：KR101267611B1
公开(公告)日：2013-05-24
申请号：KR1020110117831
申请日：2011-11-11
Applicant: 전자부품연구원
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 본발명은호스트와의인터페이스로 USB를사용하는고속무선모뎀에서버스사용률을최적화하는 SoC 설계방법과호스트에서펌웨어를다운로드하여모듈내에비휘발성메모리를사용하지않음으로써시스템을단순화하는방안에관한것이다. 이를위해본 발명의호스트에서외부장치에저장된펌웨어를실행하는방법은상기펌웨어가저장되어있는장치가외부휘발성메모리인지 USB인지판단하는단계; 상기펌웨어가 USB에저장되어있으면, 상기 USB와하드웨어적으로재연결하는단계; 상기 USB에저장되어있는펌웨어를모뎀으로다운로드하는단계; 상기호스트에상기 USB에저장되어있는펌웨어의오류판단을위한체크셈을산출하고, 산출한상기체크섬을상기모뎀으로전송하는단계; 상기모뎀에서다운로드된펌웨어의오류판단을위한체크섬을산출하고, 산출한상기체크섬이상기호스트로부터전송받은체크섬과동일한지판단하는단계; 상기산출한체크섬과전송받은체크섬이동일하면, 상기모뎀에저장되어있는펌웨어를내부메모리로전송하는단계; 상기내부메모리에저장되어있는펌웨어를실행하는단계를포함한다.
-
公开(公告)号：KR1020120036663A
公开(公告)日：2012-04-18
申请号：KR1020100098458
申请日：2010-10-08
Applicant: 전자부품연구원
IPC: H04N7/18
CPC classification number: H04B7/264 , B60R11/04 , H04B17/318
Abstract: PURPOSE: A wireless transmission control method of a high quality image transmitting system for a vehicle is provided to easily confirm an image of a vehicle in all directions. CONSTITUTION: A main device(300) transmits a beacon signal to all photographing terminals(200) at a preset cycle. Each photographing terminal measures the power of the beacon signal and checks a channel state. The main device determines a transmission speed based on the channel with a bad condition. Each photographing terminal processes video data based on the determined transmission speed.
Abstract translation: 目的：提供一种用于车辆的高质量图像传输系统的无线传输控制方法，用于容易地确认车辆在所有方向上的图像。 构成：主设备（300）以预设的周期向所有拍摄终端（200）发送信标信号。 每个拍摄终端测量信标信号的功率并检查信道状态。 主设备基于条件差的通道确定传输速度。 每个拍摄终端基于所确定的传输速度处理视频数据。
-
公开(公告)号：KR1020090043210A
公开(公告)日：2009-05-06
申请号：KR1020070108940
申请日：2007-10-29
Applicant: 전자부품연구원
IPC: H04J11/00
CPC classification number: H04L27/2628 , G06F17/142 , H04L27/265
Abstract: 본 발명은 OFDM를 위한 FFT/IFFT 듀얼모드 장치 및 그 제어방법에 대하여 개시한다. 본 발명은 각각 한 쌍의 실수부 및 허수부로 구성된 2N(0 ≤ N, 정수)개의 데이터를 M개씩 병렬로 입력받아 고속 푸리에 변환 모드에서 N개의 홀수 번째 데이터와 N개의 짝수 번째 데이터를 구분하여 출력하고, 역고속 푸리에 변환 모드에서 상기 N개의 홀수 번째 데이터와 상기 N개의 짝수 번째 데이터의 실수부와 허수부를 바꿔서 출력하는 입력 버퍼 멀티플렉서와, 상기 N개의 홀수 번째 데이터 및 상기 N개의 짝수 번째 데이터를 각각 입력받아 고속 푸리에 변환하는 제1 및 제2 N-포인트 라딕스-4 FFT 프로세서와, 상기 제1 및 제2 N-포인트 라딕스-4 FFT 프로세서 출력을 각각 버터플라이 연산하는 제1 및 제2 라딕스-4 버터플라이부와, 상기 고속 푸리에 변환 모드에서 상기 라딕스-4 버터플라이부 출력을 정렬하여 2N개의 데이터를 출력하고, 상기 역고속 푸리에 변환 모드에서 상기 정렬한 2N개의 데이터의 실수부와 허수부를 교환하여 출력하는 상기 출력 버퍼 멀티플렉서와, 상기 고속 푸리에 변환 모드 또는 역고속 푸리에 변환 모드를 제어하는 제어부를 포함하는 점에 그 특징이 있다.
본 발명에 따른 OFDM를 위한 FFT/IFFT 듀얼모드 장치 및 그 제어방법은 DIT(Decimation In Time) 방식을 적용한 2N-포인트 고속 푸리에 변환을 M개씩 병렬로 처리하여 시간 지연이 적고, 시스템 동작속도가 낮아 하드웨어 구현 및 제어가 용이하고 성능이 우수하다.
OFDM, FFT/IFFT 듀얼모드, FFT 프로세서, 버터플라이 연산, 트위들 펙터-
公开(公告)号：KR100874498B1
公开(公告)日：2008-12-18
申请号：KR1020070026174
申请日：2007-03-16
Applicant: 전자부품연구원
Abstract: A transmission apparatus of a high speed broad band modem for minimizing a quantization error is provided to minimize the quantization error by improving a calculation method of an IFFT(Inverse Fast Fourier Transform). A transmission apparatus of a high speed broad band modem for minimizing a quantization error includes a scrambler, a convolution encoder, an interleaver, a mapper and an IFFT. The IFFT has n stages, and receives a multiplied result of the output of the mapper and (n x m) squares of 2. The IFFT divides the calculation value by m squares of 2 whenever n-1 stages are passed. If a data transmission mode is a QPSK(Quadrature Phase Shift Key), the transmission apparatus multiplies the output of the IFFT by 1/square. If a data transmission mode is a DCM, the transmission apparatus performs the normalization of a power classified by sub-carriers by multiplying the output value of the IFFT by 1/square.
Abstract translation: 通过改进IFFT（逆快速傅里叶变换）的计算方法，提供了用于最小化量化误差的高速宽带调制解调器的发送装置，以最小化量化误差。 用于使量化误差最小化的高速宽带调制解调器的发送装置包括扰码器，卷积编码器，交织器，映射器和IFFT。 IFFT具有n个阶段，并且接收映射器的输出的相乘结果和2的（n×m）个平方.IFF每当经过n-1个阶段时将计算值除以2的m个平方。 如果数据传输模式是QPSK（正交相移键），则传输设备将IFFT的输出乘以1 /平方。 如果数据传输模式是DCM，则传输设备通过将IFFT的输出值乘以1 /平方来执行通过副载波分类的功率的归一化。
-
公开(公告)号：KR1020080084443A
公开(公告)日：2008-09-19
申请号：KR1020070026174
申请日：2007-03-16
Applicant: 전자부품연구원
CPC classification number: H04L27/263 , H04L1/0071 , H04L25/03866 , H04L27/18
Abstract: A transmission apparatus of a high speed broad band modem for minimizing a quantization error is provided to minimize the quantization error by improving a calculation method of an IFFT(Inverse Fast Fourier Transform). A transmission apparatus of a high speed broad band modem for minimizing a quantization error includes a scrambler, a convolution encoder, an interleaver, a mapper and an IFFT. The IFFT has n stages, and receives a multiplied result of the output of the mapper and (n x m) squares of 2. The IFFT divides the calculation value by m squares of 2 whenever n-1 stages are passed. If a data transmission mode is a QPSK(Quadrature Phase Shift Key), the transmission apparatus multiplies the output of the IFFT by 1/square. If a data transmission mode is a DCM, the transmission apparatus performs the normalization of a power classified by sub-carriers by multiplying the output value of the IFFT by 1/square.
Abstract translation: 提供用于使量化误差最小化的高速宽带调制解调器的发送装置，以通过改进IFFT（快速傅里叶逆变换）的计算方法来最小化量化误差。 用于最小化量化误差的高速宽带调制解调器的发送装置包括加扰器，卷积编码器，交织器，映射器和IFFT。 IFFT具有n个阶段，并且接收映射器的输出的相乘结果和（n×m）个平方的2个。当通过n-1个阶段时，IFFT将计算值除以m个平方。 如果数据传输模式是QPSK（正交相移键），则传输装置将IFFT的输出乘以1 /平方。 如果数据传输模式是DCM，则传输装置通过将IFFT的输出值乘以1 /平方，来执行通过副载波分类的功率的归一化。
-
Patent Agency Ranking36.发明授权직교 주파수 분할 다중화 방식 무선 통신 시스템의 자동이득 조절 장치 및 자동 이득 조절 방법과 이를 실현시키기위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체 失效用于具有OFDM方案的无线通信系统的自动增益控制的装置和方法以及具有该程序执行功能的计算机可读介质
公开(公告)号：KR100838523B1
公开(公告)日：2008-06-17
申请号：KR1020060119412
申请日：2006-11-30
Applicant: 전자부품연구원
IPC: H03G3/20
Abstract: 본 발명은 입력 신호의 이득을 조절하는 가변 이득 증폭부와, 상기 가변 이득 증폭부의 출력을 디지털 신호로 변조하는 ADC와, 상기 ADC의 출력을 입력받아 동기 정보를 추출하는 심볼 동기 발생부와, 프리앰블을 분할하고 분할된 상기 프리앰블에 대해서 상기 동기 정보를 기초로 상기 ADC 출력 신호 중에서 ADC 레벨의 최대치를 갖는 샘플 수를 카운트하는 최대치 샘플 계산부와, 상기 최대치 샘플 계산부에 의해서 계산된 최대치 샘플 수를 이용하여 상기 가변 이득 증폭부의 이득 조절값을 결정하는 이득 조절 신호 결정부와, 상기 이득 조절 신호 결정부에 의해서 계산된 상기 이득 조절값을 아날로그 신호로 변환하여 상기 가변 이득 증폭부에 전달하는 제어부를 포함하는 직교 주파수 분할 다중화 방식 무선 통신 시스템의 자동 이득 조절 장치에 관한 것이다.
본 발명에 따르면, 반복적으로 일정한 시간의 프리앰블 구간과 데이터 구간을 갖는 패킷 전송 방식의 OFDM 시스템에서 많은 샘플 수를 갖는 비교적 긴 길이의 프리앰블을 이용하여 수신되는 신호를 일정한 구간으로 분할하고 분할된 구간에 대해 전력의 이득을 자동으로 조정하여 하나의 프리앰블에서 여러 차례 전력의 이득 조절이 가능하게 되어 빠른 시간 내에 ADC 입력 단에 가장 적합한 신호 전력 레벨을 유지할 수 있다.
OFDM, 이득, 최대치 샘플 수, 프리앰블, 분할, 동기 정보-
公开(公告)号：KR100765366B1
公开(公告)日：2007-10-10
申请号：KR1020050133767
申请日：2005-12-29
Applicant: 전자부품연구원
IPC: H04L27/26
Abstract: 본 발명은 패킷의 페이로드 구간의 데이터를 복조한 후 다시 변조하여 코드 트래킹을 위한 디스프레딩 코드로 사용함으로써 패킷의 페이로드 구간에서도 트래킹이 가능한 정진폭 다중 부호 이진 직교 변조/복조 방법 및 장치 및 이를 이용한 코드 트래킹 방법 및 장치에 관한 것이다. 본 발명에 따른 코드 트래킹 장치는 프리앰블 구간 및 페이로드 구간을 포함하는 수신 패킷을 트래킹하는 코드 트래킹 장치에 있어서, 상기 페이로드 구간의 데이터에 대하여 CACB 복조를 수행하는 CACB 복조부; 상기 CACB 복조부에서 복조된 페이로드 구간의 데이터에 대하여 CACB 변조를 수행하는 CACB 변조부; 상기 변조된 페이로드 구간에 대한 데이터와 상기 프리앰블 구간에 대한 알려진 CAZAC 시퀀스 중 어느 하나를 선택하여 출력하는 경로 선택부; 상기 경로 선택부의 출력과 상기 수신 패킷을 입력받아 상관값을 출력하는 상관부; 및 상기 상관부의 출력을 입력받아 타이밍 오류를 검출하는 타이밍 오류 검출부를 포함한다.
-
公开(公告)号：KR100765365B1
公开(公告)日：2007-10-09
申请号：KR1020050133766
申请日：2005-12-29
Applicant: 전자부품연구원
IPC: H04L25/12
Abstract: 본 발명은 수신 신호의 새츄레이션 횟수와 전력을 이용하여 안정적으로 수신 신호의 진폭 레벨을 제어할 수 있는 자동 이득 제어 장치 및 방법 및 이를 이용한 디지털 통신 시스템에 관한 것이다. 본 발명에 따른 자동 이득 제어 장치는 디지털 통신 시스템에서 수신한 수신 신호의 진폭 레벨을 제어하는 자동 이득 제어 장치에 있어서, RF 모듈을 통하여 수신된 수신 신호의 I채널 및 Q채널 신호를 각각 샘플링하여 생성된 이산 I채널 신호 및 이산 Q채널 신호를 입력받아 상기 이산 I채널 신호 및 이산 Q채널 신호가 소정의 새츄레이션 신호 레벨을 초과하는 횟수를 카운트하는 새츄레이션 카운트부; 상기 이산 I채널 신호 및 이산 Q채널 신호로부터 상기 수신된 수신 신호의 전력을 계산하는 전력 계산부; 및 상기 전력 계산부에 의해 계산된 수신 신호의 전력과 상기 초과 횟수를 멀티플라이하여 누적시키고 상기 누적된 값을 상기 RF 모듈의 이득 제어단에 입력하는 어큐물레이터부를 포함한다.
-
公开(公告)号：KR1020070070833A
公开(公告)日：2007-07-04
申请号：KR1020050133766
申请日：2005-12-29
Applicant: 전자부품연구원
IPC: H04L25/12
Abstract: A method and a system for an automatic gain control and a digital communication system using the same are provided to reliably control a magnitude level of a received signal by using a saturation number of the received signal and an electric power. An automatic gain control system includes a saturation counter(400), a power calculator(500), and an accumulator(600). The saturation counter samples I and Q channel signals from a received signal which is received through an RF(Radio Frequency) module, and receives discrete I and Q channel signals which are generated by sampling the I and Q channel signals. The saturation counter calculates the number of occurrences where signal levels of the discrete I and Q channel signals exceed a predetermined saturation signal level. The power calculator calculates the electric power of the discrete I and Q channel signals. The accumulator multiplies the power of the received signal by the counted result and applies the multiplied result to a gain control terminal of the RF module.
Abstract translation: 提供了一种用于自动增益控制的方法和系统以及使用该方法和系统的数字通信系统，以通过使用饱和数量的接收信号和电力可靠地控制接收信号的幅度电平。 自动增益控制系统包括饱和计数器（400），功率计算器（500）和累加器（600）。 饱和度计数器从通过RF（射频）模块接收的接收信号采样I和Q信道信号，并且接收通过对I和Q信道信号进行采样而产生的离散I和Q信道信号。 饱和度计算器计算离散I和Q通道信号的信号电平超过预定饱和信号电平的出现次数。 功率计算器计算离散I和Q通道信号的功率。 累加器将接收信号的功率乘以计数结果，并将相乘结果应用于RF模块的增益控制端。
-
公开(公告)号：KR100666126B1
公开(公告)日：2007-01-09
申请号：KR1020050133765
申请日：2005-12-29
Applicant: 전자부품연구원
IPC: H04L7/02
Abstract: A sample/symbol shared correlator and a timing recovery circuit using the same are provided to enhance timing recovery accuracy by transmitting selectively the largest correlation value to a digital symbol timing recovery circuit. A path selection unit(210) applies selectively an interpolated signal or an equalized signal. A sample/chip shared correlator(230) receives a predetermined known PN sequence and obtains a correlation value with the interpolated signal in sample units according to a signal applied from the path selection unit, or obtains the correlation value with the equalized signal in chip units according to the signal applied from the path selection unit. A PN sequence generation unit(220) inputs the predetermined known PN sequence into the sample/chip shared correlator.
Abstract translation: 提供采样/符号共享相关器和使用其的定时恢复电路以通过选择性地将最大相关值发送到数字符号定时恢复电路来增强定时恢复精度。 路径选择单元（210）选择性地施加内插信号或均衡信号。 采样/芯片共享相关器（230）接收预定的已知PN序列，并根据从路径选择单元施加的信号以采样单位获得内插信号的相关值，或者以码片单位的均衡信号获得相关值 根据从路径选择单元施加的信号。 PN序列生成单元（220）将预定的已知PN序列输入到采样/芯片共享相关器中。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.025 seconds)
