-
公开(公告)号：KR100831934B1
公开(公告)日：2008-05-23
申请号：KR1020060080296
申请日：2006-08-24
Applicant: 전자부품연구원
Abstract: 본 발명은 수신 신호의 제곱값을 2
N 으로 근사화하고 N 비트 시프트 연산을 이용하여 나누기 연산을 수행함으로써 디지털 회로의 복잡도를 감소시키고 채널왜곡을 충분히 보상할 수 있는 등화기 및 이를 이용한 채널 추정 방법에 관한 것이다. 본 발명에 따른 수신 신호의 채널 추정 방법은 프리앰블 구간과 데이터 구간을 포함하는 수신 신호의 채널 추정 방법에 있어서, (a) 상기 프리앰블 구간에서 상기 수신 신호의 제곱값을 2
N 으로 근사화하는 단계; 및 (b) 상기 근사화된 수신 신호의 제곱값의 역수를 이용하여 채널 왜곡을 보상하는 등화기를 구현하는 단계를 포함하는 것을 특징으로 한다.-
公开(公告)号：KR100697539B1
公开(公告)日：2007-03-21
申请号：KR1020050129786
申请日：2005-12-26
Applicant: 전자부품연구원
CPC classification number: H04L25/03 , H03M1/12 , H03M1/66 , H04L27/2628 , H04L27/265
Abstract: A parallel processing apparatus of a high speed wideband modem signal is provided to simplify wideband modem design and to reduce power consumption by processing fast-transmitted/received data in parallel with a low speed in the wideband modem. In a parallel processing apparatus of a high speed wideband modem signal, a receiver part comprises a serial/parallel conversion part(220) to convert A bit serial data of a digitally-converted base band signal into N number of A bit parallel data to reduce an operation frequency to 1/N, and a first storing part(230) storing N number of A bit parallel data outputted from the serial/parallel conversion part, and more than one demodulation part performing demodulation as to the N number of A bit parallel data. A transmitter part comprises more than one modulation part performing modulation as to the N number of A bit parallel data, and a second storing part storing the N number of A bit parallel modulation data, and a parallel/serial conversion part converting the N number of A bit parallel modulation data into N number of A bit serial modulation data by increasing the operation frequency to N.
Abstract translation: 提供了一种高速宽带调制解调器信号的并行处理装置，用于简化宽带调制解调器设计，并通过在宽带调制解调器中以低速并行处理快速发送/接收数据来降低功耗。 在高速宽带调制解调器信号的并行处理装置中，接收机部分包括将数字转换的基带信号的A位串行数据转换成N个A位并行数据的串行/并行转换部分（220），以减少 操作频率为1 / N，以及存储从串行/并行转换部输出的N个比特并行数据的第一存储部分（230），以及多个解调部分对N个A位并行进行解调 数据。 发射机部分包括对N个A比特并行数据执行调制的多于一个调制部分，以及存储N个A比特并行调制数据的第二存储部分，以及将N个 通过将操作频率增加到N，将并行调制数据并入N个A位串行调制数据。
-
公开(公告)号：KR100615628B1
公开(公告)日：2006-08-25
申请号：KR1020040110178
申请日：2004-12-22
Applicant: 전자부품연구원
IPC: H04L27/18
Abstract: 본 발명은 다중코드 코드분할 다중접속 시스템의 QAM 변조 방법 및 복조 방법에 관한 것으로서, 송신단은 입력 비트를 부호화한 정진폭 다중부호 이진직교 변조(CACB; constant amplitude multi-code biorthogonal modulation)를 이용하여 전송심볼의 크기가 일정하게 만든 신호를 QAM 부호화하여 전송속도를 높인다. 수신단은 수신 신호로부터 QAM 연판정기 블록을 거쳐 생성된 신호를 CACB 복호화기를 거쳐 데이터를 복조한다. 본 발명에 따르면, 일반적인 다중코드 코드분할 다중접속 시스템에 비해 대역폭 효율을 크게 개선시킬 수 있고, 이에 따라 전송 속도의 향상을 도모할 수 있다.
정진폭 이진 직교 변조, 다중코드 코드분할 다중접속 시스템, QAM 부호화, QAM 연판정기Abstract translation: 本发明涉及一种多码分码多址（CDMA）系统的QAM调制方法和解调方法，其中发射机使用恒幅多码双正交调制（CACB） 具有恒定符号大小的信号是QAM编码以增加传输速率。 接收器通过CACB解码器解调通过QAM准稳态块从接收信号产生的信号。 根据本发明，与一般的多码码分多址系统相比，带宽效率可以大大提高，从而提高了传输速度。
-
公开(公告)号：KR1020030096905A
公开(公告)日：2003-12-31
申请号：KR1020020034001
申请日：2002-06-18
Applicant: 전자부품연구원
CPC classification number: H04B1/18 , H04B1/04 , H04B2001/0491 , H04L27/2647
Abstract: PURPOSE: A home RF system using channel estimation and DC offset compensation methods is provided to estimate a channel by using a TS(Training Sequence) field and a decision feedback method of a PDU, and to compensate for a DC offset by using the TS, thereby improving performance. CONSTITUTION: A transmission unit comprises as follows. A scrambler(100) changes a frequency. A symbolizer(200) symbolizes a bit-unit signal. An encoder(300) encodes a transmission signal. A TS field adder(400) adds a TS field to the transmission signal. An FSK(Frequency Shift Keying) modulator(500) changes a frequency of a high frequency current into a signal. A receiving unit comprises as follows. An FSK demodulator(600) compensates a DC offset. A decoder(700) decodes the encoded signal. A desymbolizer(800) desymbolizes the symbolized signal. A descrambler(900) restores the changed frequency.
Abstract translation: 目的：提供使用信道估计和DC偏移补偿方法的家庭RF系统，通过使用PDU（训练序列）字段和PDU的决策反馈方法来估计信道，并通过使用TS来补偿DC偏移， 从而提高性能。 构成：发送单元包括如下。 加扰器（100）改变频率。 符号（200）表示位单位信号。 编码器（300）对发送信号进行编码。 TS字段加法器（400）将TS字段加到发送信号上。 FSK（频移键控）调制器（500）将高频电流的频率改变为信号。 接收单元包括如下。 FSK解调器（600）补偿DC偏移。 解码器（700）对编码的信号进行解码。 符号化装置（800）对符号信号进行符号化。 解扰器（900）恢复改变的频率。
-
公开(公告)号：KR1020080018336A
公开(公告)日：2008-02-28
申请号：KR1020060080296
申请日：2006-08-24
Applicant: 전자부품연구원
CPC classification number: H04B7/005 , H04B7/2621 , H04L25/0204
Abstract: An equalizer and a channel estimation method using the same are provided to obtain an FEQ(Frequency Equalizer) tap by applying a newly-proposed and simplified channel estimation algorithm to a preamble section, and applying an existing LMS(Least Mean Square) algorithm to a data transmission section, thereby exactly estimating a channel as reflecting a changed channel state. In a channel estimation method of a receiving signal including a preamble section and a data section, the method comprises the following steps of: approximating a square value of the receiving signal to a 2N in the preamble section; and implementing an equalizer for compensating channel distortion by using a reciprocal number of the square value of the approximated receiving signal. To the data section, an LMS algorithm is applied to perform the channel estimation.
Abstract translation: 提供了一种使用其的均衡器和信道估计方法，以通过将新提出的和简化的信道估计算法应用于前导码部分来获得FEQ（频率均衡器）抽头，并将现有的LMS（最小均方根）算法应用于 数据传输部分，从而将信道精确估计为反映改变的信道状态。 在包括前导码部分和数据部分的接收信号的信道估计方法中，该方法包括以下步骤：在前同步码段中将接收信号的平方值近似为2N; 并且通过使用近似接收信号的平方值的倒数来实现用于补偿信道失真的均衡器。 对于数据部分，应用LMS算法来执行信道估计。
-
Patent Agency Ranking
公开(公告)号：KR100776975B1
公开(公告)日：2007-11-21
申请号：KR1020060070261
申请日：2006-07-26
Applicant: 전자부품연구원
IPC: H04L27/32
CPC classification number: H04L27/34 , H04L1/0057 , H04L1/0071
Abstract: A modulator is provided to increase a data transfer rate per unit bandwidth by combining constant-amplitude coded bi-orthogonal modulation with quadrature-quatrature phase shift keying modulation to transfer data. A CACB(Constant Amplitude Coded Bi-orthogonal) modulating part(400) receives user data to perform constant amplitude coded bi-orthogonal modulation. An interleaving part(500) combines the outputs of the CACB modulator to make the outputs odd redundancy. A block coder(550) adds a redundancy bit into an output of the interleaving part. A Q^2PSK(Quadrature-Quadrature Amplitude Phase Shift Keying) modulating part(600) modulates the output of the interleaving part with bi-orthogonal phase shift.
Abstract translation: 提供调制器以通过将恒幅编码的双正交调制与正交相位相移键控调制组合以传送数据来增加每单位带宽的数据传输速率。 CACB（恒定幅度编码双正交）调制部分（400）接收用户数据以执行恒定幅度编码的双正交调制。 交织部分（500）组合CACB调制器的输出以使输出奇数冗余。 块编码器（550）将冗余位添加到交织部分的输出。 Q ^ 2PSK（正交 - 正交幅度相移键控）调制部分（600）利用双正交相移调制交错部分的输出。
-
公开(公告)号：KR1020060071558A
公开(公告)日：2006-06-27
申请号：KR1020040110178
申请日：2004-12-22
Applicant: 전자부품연구원
IPC: H04L27/18
Abstract: 본 발명은 다중코드 코드분할 다중접속 시스템의 QAM 변조 방법 및 복조 방법에 관한 것으로서, 송신단은 입력 비트를 부호화한 정진폭 다중부호 이진직교 변조(CACB; constant amplitude multi-code biorthogonal modulation)를 이용하여 전송심볼의 크기가 일정하게 만든 신호를 QAM 부호화하여 전송속도를 높인다. 수신단은 수신 신호로부터 QAM 연판정기 블록을 거쳐 생성된 신호를 CACB 복호화기를 거쳐 데이터를 복조한다. 본 발명에 따르면, 일반적인 다중코드 코드분할 다중접속 시스템에 비해 대역폭 효율을 크게 개선시킬 수 있고, 이에 따라 전송 속도의 향상을 도모할 수 있다.
정진폭 이진 직교 변조, 다중코드 코드분할 다중접속 시스템, QAM 부호화, QAM 연판정기-
8.发明公开정 포락선 부호화를 사용한 코드선택 코드분할 다중접속통신 시스템에서 상관기 출력과 패리티 검사 결과를이용한 수신 신호의 복조 방법 및 그 장치 失效使用相关器输出的解码方法和用于恒定码分多址的CDMA通信系统的特征检查结果及其设备
公开(公告)号：KR1020050036391A
公开(公告)日：2005-04-20
申请号：KR1020030072075
申请日：2003-10-16
Applicant: 전자부품연구원
IPC: H03M13/05
CPC classification number: H04L1/0082 , H04L1/0083 , H04L1/0668
Abstract: 본 발명은 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템에서 상관기 출력과 패리티 검사 결과를 이용한 수신 신호의 복조 방법 및 그 장치에 관한 것으로, 보다 자세하게는 잉여 블록의 정보를 활용하여 정보비트의 오류를 정정함으로써 시스템의 비트오율 성능을 개선시키는 코드선택 코드분할 다중접속에서의 복조 방법 및 그 장치에 관한 것이다.
본 발명의 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템에서 상관기 출력과 패리티 검사 결과를 이용한 수신 신호의 복조 방법은 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템의 수신 신호의 복조 방법에 있어서, 입력되는 수신 신호를 4개의 블록을 가진 코드선택 코드분할 다중접속 복조기에서 복조하는 단계; 복조된 비트열에 대해 n(n≤N, N은 정보채널수)번째 위치의 4개 비트들의 패리티 검사를 수행하는 단계 및 상기 패리티 검사 결과를 이용하여 출력 신호를 결정하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 정 포락선 부호화를 사용한 코드선택 코드분할 다중접속 통신 시스템에서 상관기 출력과 패리티 검사 결과를 이용한 수신 신호의 복호화 방법 및 그 장치는 수신기에서 송신기의 신호를 일정 펄스폭으로 만들고 기존의 수신기에서는 사용하지 않는 잉여 블록의 정보를 활용하여 정보비트의 오류를 정정함으로써 시스템의 비트오율 성능을 개선할 수 있으며, 주어진 품질을 얻기 위하여 필요한 송신 에너지를 감소시킬 수 있어 에너지 효율이 향상되는 효과가 있다. 또한 코드선택 코드분할 다중접속에서 포함하고 있는 레벨 클리핑 과정을 제거할 수 있어서 채널간 직교성의 손상 문제가 없고 전력 증폭기의 선형성이 요구되지 않는 효과가 있다.-
公开(公告)号：KR1020040016084A
公开(公告)日：2004-02-21
申请号：KR1020020048284
申请日：2002-08-14
Applicant: 전자부품연구원
IPC: H04B14/04
Abstract: PURPOSE: A CDMA(Code Division Multiple Access) system using DPCM(Differential Pulse Code Modulation) is provided to minimize power consumption and hardware complexity by using a DPCM encoder and a corresponding decoder respectively for a transmitter and a receiver in the case of embodying a system using a forward channel and multi-code CDMA in a mobile system or a plurality of orthogonal spreading codes. CONSTITUTION: A CDMA modulator in a CDMA transmitter using DPCM spreads Tx data using a plurality of orthogonal spreading codes and obtains the sum of the spread signals. The CDMA transmitter encodes the spread signals into m numbers of quantization values through a DPCM encoder. Then the CDMA transmitter modulates and transmits the encoded signals.
Abstract translation: 目的：提供使用DPCM（差分脉冲编码调制）的CDMA（码分多址）系统，以在分别用于发送器和接收器的情况下分别使用DPCM编码器和相应的解码器来最小化功耗和硬件复杂度 在移动系统中使用前向信道和多码CDMA的系统或多个正交扩频码。 构成：使用DPCM的CDMA发射机中的CDMA调制器使用多个正交扩展码扩展Tx数据，并获得扩展信号的和。 CDMA发射机通过DPCM编码器将扩展信号编码为m个量化值。 然后CDMA发射机调制并发送编码信号。
-
公开(公告)号：KR1020070070834A
公开(公告)日：2007-07-04
申请号：KR1020050133767
申请日：2005-12-29
Applicant: 전자부품연구원
IPC: H04L27/26
CPC classification number: H04L27/2278 , H04J13/004 , H04L1/0061 , H04L1/0066
Abstract: A method and a system for a constant amplitude multi-code biorthogonal modulation and a code tracking method and a system using the same are provided to track a payload section of a received packet by using the payload data as a despreading code for a code tracking process. An S/P converter(300) converts a received serial signal to a 9-bit parallel signal which includes first to third selection signals. A constant magnitude encoder(310) generates a 3-bit parity from the 9-bit parallel signal and outputs the 3-bit parity. First to fourth quadrature modulators(330-1 to 330-4) receive second and third bits from the respective selection signal groups and the parity, select one of the elements in the first to fourth quadrature code groups, and outputs the quadrature code. First to fourth multipliers(3401-1 to 340-4) multiply the first bits from the signal groups and the parity by the quadrature code which is outputted from the quadrature modulators. An adder(350) adds the outputs from first to fourth binary/quadrature modulators(320-1 to 320-4) and outputs the constant magnitude signal.
Abstract translation: 提供了用于恒定幅度多码双正交调制和码跟踪方法的方法和系统以及使用该方法和系统的系统，以通过使用有效负载数据作为码追踪处理的解扩码来跟踪接收到的分组的有效载荷部分 。 S / P转换器（300）将接收到的串行信号转换成包括第一至第三选择信号的9位并行信号。 恒定幅度编码器（310）从9位并行信号产生3位奇偶校验，并输出3位奇偶校验。 第一至第四正交调制器（330-1至330-4）从相应的选择信号组和奇偶校验接收第二和第三位，选择第一至第四正交码组中的一个元素，并输出正交码。 第一至第四乘法器（3401-1至340-4）将来自信号组和奇偶校验的第一位乘以正交调制器输出的正交码。 加法器（350）将来自第一至第四二进制/正交调制器（320-1至320-4）的输出相加，并输出恒定幅度信号。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.025 seconds)
