-
公开(公告)号：KR1019970056356A
公开(公告)日：1997-07-31
申请号：KR1019950052184
申请日：1995-12-19
Applicant: 한국전자통신연구원
IPC: H04L29/08 , H04L29/06 , H04L12/931 , H04L12/70
Abstract: 본 발명은 비동기 전달모드 계층과 물리 계층간 접속 시스템에 관한 것으로, 물리계층의 전달매체 및 전달 속도를 지원하기 위한 송수신 ATM 계층 인터페이스(301,302) 및 송수신 물리계층(328,329); 범용 제어 프로세서와 상기 물리계층들과의 인터페이스가 용이하게 이루어지도록 하는 프로세서 인터페이스(330); 상기 인터페이스(301 내지 303)들에 접속되는 다양한 물리계층을 식별하기 위한 물리계층 식별자(304)를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019960027722A
公开(公告)日：1996-07-22
申请号：KR1019940035041
申请日：1994-12-19
Applicant: 한국전자통신연구원
IPC: H04L12/433
Abstract: 본 발명은 호스트의 외부 장치 접속용 호스트 버스에 장착되어 ATM 프로토콜을 사용하는 망에 호스트를 연결시키는 고성능 ATM 망접속장치에 관한 것으로, 상기 호스트(100)와 통신을 위한 버퍼 및 호스트 버스 신호를 망 접속장치 내부 신호로 변환기능을 수행하는 호스트 접속수단(403); 상기 호스트 접속수단(403)과 연결되어 ATM 망/호스트로 부터 전달된 패킷을 일시 저장하는 공유 메모리(404); 상기 공유 메모리(404)와 연결되어 망으로 셀 단위로 분할하여 망으로 전송하거나 혹은 망으로 부터 수신된 셀을 패킷으로 재결합시키는 기능을 수행하는 분할 및 재결합 제어수단(405); 상기 분할 및 재결합 제어수단(405)과 연결되어 물리 계층의 특성에 따라 상기 ATM망(102) 정합을 수행하는 물리계층수단(406); 상기 호스트 접속수단(403), 공유메모리(404), 분할 및 재결합 제어수단(405) 및 물리계층수단(406)과 상호 연결되어 초기화, 상태 감시, 신호, 및 관리 등의 기능을 수행하는 제어 프로세서(407)를 구비한다.
-
公开(公告)号：KR1019950013839B1
公开(公告)日：1995-11-16
申请号：KR1019920026138
申请日：1992-12-29
IPC: H04L1/00
Abstract: a bit error ratio measurement transmitting part; a code conversion circuit transmitting part for converting an imaginary random data and clock signal into parallel data coded as 4B/5B by being connected to the bit error ratio measurement transmitting part, the imaginary random data and clock signal being outputted from the bit error ratio measurement transmitting part; a TAXI receiving chip of a measured system for receiving a serial data from an internal code conversion circuit transmitting part of the code conversion circuit; a code conversion circuit receiving part for converting the 4B/5B coded data into the right previous data by being connected to the internal code conversion circuit transmitting part of the code conversion circuit; and a bit error ratio measurement receiving part for measuring the bit error ratio by comparing it with the imaginary random bit ratio transmitted from the bit error ratio measurement transmitting part, the bit error ratio measurement receiving part being connected to the code conversion circuit receiving part.
Abstract translation: 误比特率测量传输部分; 代码转换电路发送部分，用于将虚拟随机数据和时钟信号转换为并行数据，被编码为4B / 5B，通过连接到误比特率测量发送部分，虚拟随机数据和时钟信号从误比特率测量 传送部分; 用于从发送部分代码转换电路的内部代码转换电路接收串行数据的测量系统的TAXI接收芯片; 代码转换电路接收部分，用于通过连接到代码转换电路的内部代码转换电路传送部分来将4B / 5B编码数据转换成正确的前一数据; 以及比特误差比测量接收部分，用于通过将比特误差比测量发送部分发送的虚拟随机比特值与误码率测量发送部分进行比较来测量误比特率，误码率测量接收部分连接到码转换电路接收部分。
-
公开(公告)号：KR1019930000732B1
公开(公告)日：1993-01-30
申请号：KR1019890019571
申请日：1989-12-27
Abstract: The dual port RAMs of a level 2 unit are isolated completely so that level 2 protocol is executed when a fault occurs on one of the dual port RAM. The level 2 protocol processing unit comprises a first and a second parallel bus connector (900a,900b) connected to duplicated parallel buses, a first and a second dual port RAM (910a,910b) connected to the first and the second connector respectively, a processor (920) connected to the dual port RAMs, a ROM (930) having an initial program to drive a level 2 unit board, a RAM (940) having a level 2 protocol, a level 2 protocol processing chip (950) for processing level 2 protocol, and a serial connector (960) connected between the level 2 protocol processing chip and level 2 signal link.
Abstract translation: 二级单元的双端口RAM完全隔离，以便在双端口RAM之一发生故障时执行2级协议。 级别2协议处理单元包括连接到复制的并行总线的第一和第二并行总线连接器（900a，900b），分别连接到第一和第二连接器的第一和第二双端口RAM（910a，910b） 处理器（920），连接到双端口RAM的ROM（930），具有驱动二级单元板的初始程序的ROM（930），具有级别2协议的RAM（940），用于处理的级别2协议处理芯片（950） 2级协议和连接在2级协议处理芯片和2级信号链路之间的串行连接器（960）。
-
-
Patent Agency Ranking
-
公开(公告)号：KR100355454B1
公开(公告)日：2002-10-11
申请号：KR1019990029625
申请日：1999-07-21
Applicant: 한국전자통신연구원
IPC: H04L12/00
Abstract: 본발명은바이트인터리빙방식을이용한에이티엠(ATM) 스위치장치에관한것으로서, 라인인터페이스카드(LIC)로부터제어신호와셀 데이터를받아신호의잡음을제거하여정상적인신호로입력포트컨트롤러로넣어주는입력라인드라이브장치(ILDU) 및출력신호를인접한라인카드로보내주는출력라인드라이브장치(OLDU), 상기입력드라이브장치로입력된셀의인에이블신호와시작신호에의해셀의수신을감지한후 상위및 하위일정비트에실려있는라우팅태그를비교하여같을경우에만셀 주기로입력버퍼에셀을저장하는입력포트컨트롤러(IPIU), 상기입력라인드라이브로들어온일정비트의데이터를바이트인터리빙방식에따라상, 하위일정비트로나누어셀 동기신호에맞추어해당출력포트로스위칭하여일정비트데이터변환한후 각출력포트로송신하는상하위스위칭패브릭(MASCON-U, MASCON-L) 및상기상하위스위칭패브릭각각으로부터상하위일정비트에해당하는셀 인에이블신호를입력하여두개의인에이블신호가동일한조건일경우바이트인터리빙방식에의해셀 단위로출력버퍼에저장하는출력포트컨트롤러(OPIU)를포함함으로써, 스위치구현시제약사항인채널속도를증가시켜전체스위치의성능을향상시킬수 있는효과가있다.
-
公开(公告)号：KR100346792B1
公开(公告)日：2002-08-03
申请号：KR1019990037075
申请日：1999-09-02
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본발명은비동기전송모드처리시스템의호 처리구조및 프로세서간통신구조에관한것으로서, 가입자시스템혹은망 시스템과의정합을위하여비동기전송모드기반의물리계층및 비동기전송모드계층기능을수행하는라인정합부와, 다수개의라인정합부와상기다수개의라인정합부에대한제어및 관리기능을수행하는라인정합부제어기로구성된라인정합모듈과라인정합모듈간의셀 교환기능을제공하는비동기전송모드스위치와호처리기능및 운용관리기능을수행하는호처리기로구성된비동기전송모드처리시스템에서사용자셀 경로로부터연결설정및 시스템운용관리를위한제어경로를분리시키기위하여라인정합모듈에서수신되는셀들의헤더에포함되어있는가상경로/가상회선정보를이용하여신호및 운용관리셀들을사용자셀 패스로부터분리시키거나혹은라인정합모듈제어기로부터전달되는제어혹은운용관리셀을사용자셀 패스에삽입하는기능과사용자셀 경로와는독립되어있고다수개의라인정합모듈제어기와호처리기간의제어및 운용관리정보전달을위한통로역할을담당하는다중화된고속직렬통신버스를포함함으로써, 사용자셀 경로대역폭의활용도를높일수 있으며, 호처리성능을높여야할 경우에사용자셀 경로대역폭에영향을미치지않고시스템의제어및 관리성능확장이용이한효과가있다.
-
公开(公告)号：KR100333673B1
公开(公告)日：2002-04-24
申请号：KR1019990039871
申请日：1999-09-16
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 1. 청구범위에기재된발명이속하는기술분야본 발명은비동기전달모드망에서의음성및 전화급서비스제공장치에관한것임. 2. 발명이해결하고자하는과제본 발명은 ATM 망에서제공하는다양한서비스뿐만아니라, 사용자와망 사업자가기존의망에서제공하는음성서비스을원활히수용할수 있도록하는 ATM 망에서의음성및 전화급서비스제공장치를제공하는데그 목적이있다. 3. 발명의해결방법의요지본 발명은외부로부터입력되는각 채널의신호들을스위칭하기위한송신스위칭수단; 송신스위칭수단을통해스위칭되는신호들을입력받아 ATM 셀페이로드를생성하여다중화하고, 다중화한 ATM 셀페이로드에 ATM 헤더를삽입시켜생성한 ATM 셀을전송하는송신처리수단; 및송신처리수단에의해생성된 ATM 셀의 ATM 헤더를검색하여사용자셀을추출하고, 추출한사용자셀의분할/조립헤더에대한검색을통해추출하는시퀀스번호와잔류시간스탬프정보를이용하여포인터를구별하고, 구별한포인터를통해프레임의경계를찾아셀을전달하는수신처리수단을포함한다. 4. 발명의중요한용도본 발명은 ATM 망에이용됨.
-
公开(公告)号：KR1020010025968A
公开(公告)日：2001-04-06
申请号：KR1019990037076
申请日：1999-09-02
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: PURPOSE: A fiber-to-the-user network subscriber interface structure is provided to supply multimedia service as well as existing services, to efficiently utilize network resources, and to construct network subscriber distribution network economically. CONSTITUTION: A HEC examining part(22) examines a HEC(Head Error Check) from a byte stream. A cell border identifying part(21) identifies a cell border through the examined HEC. A downstream reverse-mixture part(23) reversely mixes dispersedly mixed byte stream information of a cell stream and thereafter transmits to a downstream frame processor(30). A BIP(Bit Interleaved Parity) examining part(31) receives the reversely mixed byte stream information for examining BIP. A MUX(32) separates a user cell and a PLOAM(Physical Layer Operation and Maintenance cell) from the examined BIP. A 3 cell FIFO(52) transmits the separated user cell to an ATM process function part. A downstream utopia interface part transmits message information within payload of the separated PLOAM to a message FIFO and transmits network information to a timing controller. A RAU buffer store the number of cells detected a processor of a cell butter by making as RAU message. A upstream utopia interface receives user cell from an ATM layer controller. A three cell FIFO memory stores user slot. A PLOAM buffer stores PLOAM. A RAU buffer stores RAU message. A HEC calculation insertion part(64) inserts calculated HEC of a cell header of the cell. A BIP calculation insertion part(63) receives the calculated HEC for calculating BIP to the byte stream and inserting. A upstream mixture part receives the calculated BIP for mixing the cells. A phone header insertion part adds a phone header to the mixed cells. A parallel/series processor(15) converts the phone cell into series bit stream. A bit delay processor delays the converted stream by bit units. A burst optical transmitter(13) multiplexes the bit-delayed stream with a downstream signal for transmitting to a network interface part.
Abstract translation: 目的：提供光纤到用户网络用户接口结构，提供多媒体业务和现有业务，有效利用网络资源，经济地构建网络用户分布网络。 构成：HEC检查部分（22）从字节流检查HEC（头错误检查）。 细胞边界识别部分（21）通过检查的HEC识别细胞边界。 下游反向混合部分（23）反向混合单元流的分散混合字节流信息，然后发送到下游帧处理器（30）。 BIP（比特交错奇偶校验）检查部分（31）接收用于检查BIP的反向混合字节流信息。 MUX（32）将用户单元和PLOAM（物理层操作和维护单元）与检查的BIP分离。 3单元FIFO（52）将分离的用户单元发送到ATM处理功能部件。 下游乌托邦接口部分将分离的PLOAM的有效载荷内的消息信息发送到消息FIFO，并将网络信息发送到定时控制器。 RAU缓冲器通过制作RAU消息来存储检测到细胞黄油的处理器的细胞数量。 上游乌托邦界面从ATM层控制器接收用户信元。 三个单元格FIFO存储器存储用户插槽。 PLOAM缓冲存储PLOAM。 RAU缓冲区存储RAU消息。 HEC计算插入部分（64）插入单元格的单元格标题的计算HEC。 BIP计算插入部分（63）接收用于计算BIP到字节流并插入的计算出的HEC。 上游混合部分接收用于混合细胞的计算BIP。 电话头插入部分将电话头添加到混合单元。 并行/串联处理器（15）将电话单元转换为串行比特流。 位延迟处理器以位为单位延迟转换流。 突发光发射机（13）将比特延迟流与下行信号进行复用，以将其发送到网络接口部分。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.022 seconds)
