Abstract:
계산량을 줄이는 간소화된 승산기로 구현한 V-BLAST 장치 및 그 방법이 개시된다. 상기 이동 통신 수신기의 V-BLAST 장치는, 채널 정보 벡터를 수신하여 상기 채널 정보 벡터에 대한 의사 역행렬 계산시에 존재하는 자코비안 값 계산을 이용하여 의사 역행렬을 구성하는 출력 코팩터와 행렬식을 계산하여 출력하는 의사 역행렬 계산기; 상기 출력 코팩터의 각 행에서 자코비안 값 계산을 이용하여 NORM을 계산하고, 행별 NORM 값 중에서 최소값을 가지는 행을 나타내는 인덱스를 추출하여 출력하는 NORM 및 최소값 판정기; 상기 출력 코팩터로부터 상기 인덱스에 해당하는 행 벡터인 ZF 벡터를 선택하여 출력하는 ZF 벡터 선택기; 상기 채널 정보 벡터에서 상기 인덱스에 해당하는 열 벡터를 제거한 축소 행렬을 발생시켜 상기 채널 정보 벡터로서 재입력시키는 행렬 축소기; 및 수신 심볼과 상기 ZF 벡터의 승산에 자코비안 값 계산을 이용하여 제1 승산하고, 상기 제1 승산 결과를 상기 행렬식으로 나누어 그 결과를 출력하는 결정 통계 계산기를 구비하는 것을 특징으로 한다.
Abstract:
계산량을 줄이는 간소화된 승산기로 구현한 V-BLAST 장치 및 그 방법이 개시된다. 상기 이동 통신 수신기의 V-BLAST 장치는, 채널 정보 벡터를 수신하여 상기 채널 정보 벡터에 대한 의사 역행렬 계산시에 존재하는 자코비안 값 계산을 이용하여 의사 역행렬을 구성하는 출력 코팩터와 행렬식을 계산하여 출력하는 의사 역행렬 계산기; 상기 출력 코팩터의 각 행에서 자코비안 값 계산을 이용하여 NORM을 계산하고, 행별 NORM 값 중에서 최소값을 가지는 행을 나타내는 인덱스를 추출하여 출력하는 NORM 및 최소값 판정기; 상기 출력 코팩터로부터 상기 인덱스에 해당하는 행 벡터인 ZF 벡터를 선택하여 출력하는 ZF 벡터 선택기; 상기 채널 정보 벡터에서 상기 인덱스에 해당하는 열 벡터를 제거한 축소 행렬을 발생시켜 상기 채널 정보 벡터로서 재입력시키는 행렬 축소기; 및 수신 심볼과 상기 ZF 벡터의 승산에 자코비안 값 계산을 이용하여 제1 승산하고, 상기 제1 승산 결과를 상기 행렬식으로 나누어 그 결과를 출력하는 결정 통계 계산기를 구비하는 것을 특징으로 한다.
Abstract:
PURPOSE: A V-BLAST(Vertical-Bell Laboratories Layered Space-Time) system having a simple inverse matrix operation structure is provided to operate a necessary cofactor by using three multiplying steps, and to multiply a minimal value by a receiving symbol to divide with a determinant, thereby reducing hardware for V-BLAST algorithm. CONSTITUTION: The first and second switches(202,204) input a matrix and a receiving symbol, and transmit the matrix and the receiving symbol. A pseudo inverse matrix calculator(206) inputs the matrix to operate a cofactor matrix and a determinant, and outputs the cofactor matrix and the determinant. A size and minimal value calculator(208) operates a minimal index value for the cofactor matrix. A matrix reducer calculator(212) inputs a new matrix to the first switch(202). A weighting vector selector(210) operates a row vector and a transposed matrix of the row vector. The first multiplier(214) multiplies the transposed matrix by the receiving symbol. A divider(215) inputs the determinant, and divides an output of the first multiplier(214) with the determinant. An inverse mapper(218) inputs an output from the divider(215), and outputs an estimated information value. The second multiplier(220) multiplies a column corresponding to a row that generates the minimal index value, outputs results. A subtractor(216) subtracts an output of the second multiplier(220) from the receiving symbol, and outputs a new receiving symbol.
Abstract:
The present invention relates to a turbo decoder having a state metric, a calculating method using the turbo decoder and a computer-readable recoding medium for executing a calculation method implemented to the turbo decoder. The turbo decoder includes branch metric calculation unit, state metric calculation unit and log likelihood ratio calculation unit. The present invention may reduce calculation steps by simplifying a conventional turbo decode algorithm, reducing a size of a hardware, which the turbo decoder can be implemented in as an application specific integrated circuit (ASIC) or a field programmable gate array (FPGA). The present invention can be implemented in an error correction in wireless communication system and satellite communication system.
Abstract:
PURPOSE: A turbo permutator and a turbo decoder using the same are provided to form the turbo permutator suitable for the turbo decoder by using a sliding window method. CONSTITUTION: A turbo permutator includes a deinterleaving address generator(100), an interleaving row/column address generator(101,102), an address mapper(103), multiplexers(104,106), and a permutator memory(107). The deinterleaving address generator is used for generating a deinterleaving address value according to a predetermined bit number. The interleaving row/column address generators are used for outputting interleaving row/column address values according to the bit number and a row/column number. The multiplexers is used for selecting one of the deinterleaving address value and an output value of the address mapper. The permutator memory is used for outputting the output values corresponding to the input data.
Abstract:
본 발명은 이진 로그맵 알고리즘(Binary LogMAP Algorithm)을 이용한 터보 복호기 및 그 구현 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 이진 LogMAP 알고리즘을 사용하여 터보 복호기를 구현하는 경우에, 기존의 LogMAP 알고리즘에서 사용되었던 복잡한 E 함수를 대신하여, 하드웨어의 구현이 용이한 2 함수를 사용하며, 이의 계산에 ABELA를 적용하여 작은 하드웨어를 가지면서도 정밀도가 높은 복호기를 구현할 수 있으며, 또한 순방향 및 역방향 상태 메트릭 값의 계산에 있어서 필요한 연산량을 줄이고 LLR의 계산을 고속으로 수행할 수 있어 기존의 LogMAP 방식의 터보 복호기에 비하여 작은 하드웨어를 필요로 하면서도 고속의 복호가 가능한 터보 복호기를 구현할 수 있다.
Abstract:
PURPOSE: A turbo coder and a decoder is provided to eliminate bit error and minimize the bit error rate of the turbo decoder, enhancing coding rate. CONSTITUTION: When the message data of a frame to be codified by the turbo coder is given the turbo decoder attaches a tag bit +1(logic value 1) or-1(logic value 0) and fixes them to be codified; When the tag bit of a message data frame received is +1, the final message bit of the turbo decoder is set up to a positive large value and is inputted and decoded; When the tag bit of a message data frame received is -1, the message bit is set up to a negative large value to be decoded.
Abstract:
PURPOSE: A turbo encoder is provided to realize a faster encoding and decoding by generating a parity code without using an interleaver. CONSTITUTION: A turbo encoder(100) comprises a first processor(110), a first constituent encoder(120), a second constituent encoder(130), and a third constituent encoder(140). The first constituent encoder generates a first parity code using the first input information. The second constituent encoder generates the second parity code using the second input information. The processor performs exclusive an OR operation of the first input information and the second input information The third constituent encoder generates a third parity code using the output of the exclusive OR operation. [Reference numerals] (120) First constituent encoder; (130) Second constituent encoder; (140) Third constituent encoder
Abstract:
PURPOSE: A turbo decoder apparatus is provided to achieve low power consumption and high BER performance, by selecting one of a max-logMAP algorithm and a logMAP algorithm according to the repetition frequency during turbo decoding operation. CONSTITUTION: Input data is inputted to an input buffer(10). A branch metric calculator(20) calculates branch metric by using the data from the input buffer. A state metric calculator(30) calculates forward and reverse state metric using the calculated branch metric. A log likelihood calculator(40) calculates a log likelihood ratio using the state metric. A redundancy information storing part(50) stores redundancy information generated from the calculation result of the log likelihood ratio calculator. A multiplexer(70) transfers the redundancy information or the result of scaling the redundancy information to the metric calculator.