公开(公告)号：WO2002073783A3

公开(公告)日：2002-09-19

申请号：PCT/FR2002/000842

申请日：2002-03-08

Applicant: STMICROELECTRONICS S.A. ,  PERON, Benoît

Inventor： PERON, Benoît

IPC: H02M3/155

Abstract: L'invention concerne un circuit (10) d'aide à la commutation d'un convertisseur à découpage qui comprend un premier élément inductif (L0) de stockage d'énergie en série avec une diode de roue libre (DL) et un interrupteur (K), et un deuxième élément inductif (L) de contrôle du di/dt à la fermeture de l'interrupteur, le circuit d'aide à la commutation comportant un circuit magnétique (11) dont un enroulement principal est formé, au moins partiellement, par le premier élément inductif (L0), des moyens (L1, D1, L2, D2) pour décharger le deuxième élément inductif à l'ouverture et à la fermeture de l'interrupteur, et des moyens (L2, D2) pour transférer l'énergie correspondant à la fermeture audit enroulement principal.

公开(公告)号：WO2002063822A1

公开(公告)日：2002-08-15

申请号：PCT/FR2002/000454

申请日：2002-02-06

Applicant: STMICROELECTRONICS S.A. ,  ROMAIN, Fabrice ,  TEGLIA, Yannick

Inventor： ROMAIN, Fabrice ,  TEGLIA, Yannick

IPC: H04L9/06

CPC classification number: H04L9/0625 ,  G06F2207/7219 ,  H04L9/003 ,  H04L2209/046 ,  H04L2209/08 ,  H04L2209/24

Abstract: L'invention concerne un procédé sécurisé de calcul cryptographique pour fournir une donnée de sortie (MS) à partir d'une donnée d'entrée (ME) et d'une clé secrète (K 0 ), le procédé comprenant plusieurs étapes de calcul de clé (ET2), chacune fournissant une clé dérivée actualisée (M' 1 , M' I ) à partir d'une clé dérivée précédemment calculée selon une loi de calcul de clé connue, la première clé dérivée actualisée (M' 1 ) étant obtenue à partir de la clé secrète (K 0 ). Selon l'invention, le procédé comprend également une étape de masquage (ET1), effectuée avant une première étape de calcul de clé (ET2), pour masquer la clé secrète (K 0 ) de sorte que la clé dérivée actualisée (M' 1 , M' I ) soit différente à chaque mise en oeuvre du procédé. Applications de type bancaire ou plus généralement de type transfert sécurisé.

Abstract translation: 本发明涉及一种用于密码计算的安全方法，用于从输入（ME）和秘密密钥（K0）提供输出（MS），所述方法包括几个密钥计算步骤（ET2），每个提供更新的导数密钥（M' 1，M'2）从先前根据已知密钥计算定律计算的导数密钥，从秘密密钥（K0）获得的第一更新导数密钥（M'1）。 本发明的特征在于，该方法还包括在第一密钥计算步骤（ET2）之前执行的屏蔽步骤（ET1），以掩蔽秘密密钥（K0），使得更新的导数密钥（M'1，M' i）在方法的每个实现方面是不同的。 本发明适用于银行交易或更一般的安全转移操作。

公开(公告)号：WO2010066451A1

公开(公告)日：2010-06-17

申请号：PCT/EP2009/008891

申请日：2009-12-11

Applicant: STMICROELECTRONICS S.A. ,  CARPENTIER, Jean-François ,  BAR, Pierre ,  VOLATIER, Alexandre

Inventor： CARPENTIER, Jean-François ,  BAR, Pierre ,  VOLATIER, Alexandre

IPC: H03H9/58

CPC classification number: H03H9/584 ,  H03H9/0095 ,  H03H9/588 ,  H03H9/589 ,  H03H9/60 ,  Y10T29/42

Abstract: Filtering circuit with coupled resonators comprising : - a substrate (100); an acoustic mirror (101) or a membrane destined to act as a mechanical support of acoustic resonators and to isolate these resonators from the substrate; - a first section (LEFT) comprising an upper resonator (120) and a lower resonator (110) coupled to each other by means of at least one acoustic coupling layer (130), the said upper and lower resonators constituting a first section (Al ); - a second section (RIGHT) comprising an upper resonator (220) and a lower resonator (210) coupled to each other by means of at least one acoustic coupling layer (130), the said upper and lower resonators of the said second section constituting a second section (A2); and metallic vias implementing an inter stage connection between the lower resonator of a section and the upper resonator of the other section.

Abstract translation: 具有耦合谐振器的滤波电路，包括： - 衬底（100）; 声反射镜（101）或旨在用作声谐振器的机械支撑并将这些谐振器与基板隔离的膜; - 第一部分（LEFT），包括通过至少一个声耦合层（130）彼此耦合的上谐振器（120）和下共振器（110），所述上和下谐振器构成第一部分（Al ）; - 第二部分（RIGHT），包括通过至少一个声耦合层（130）彼此耦合的上谐振器（220）和下共振器（210），所述第二部分的所述上和下谐振器构成 第二部分（A2）; 以及实现部分的下部谐振器与另一部分的上部谐振器之间的级间连接的金属通孔。

公开(公告)号：WO2006120315A1

公开(公告)日：2006-11-16

申请号：PCT/FR2006/000901

申请日：2006-04-21

Applicant: STMICROELECTRONICS S.A. ,  BANCEL, Fédéric ,  HELY, David

Inventor： BANCEL, Fédéric ,  HELY, David

IPC: G01R31/317 ,  G01R31/3185

CPC classification number: G01R31/318536 ,  G01R31/31719

Abstract: L'invention concerne un circuit électronique comprenant une pluralité de cellules configurables (2a, ..., 2Y, 2z) configurées, par un circuit de commande tel qu'un contrôleur d'accès (CTAP) lorsqu'il reçoit un signal de commande de mode (TEST_MODE) : soit dans un état fonctionnel dans lequel les cellules configurables sont fonctionnellement reliées à des cellules logiques (10 à 15) avec lesquelles elles coopèrent pour former au moins un circuit logique, si le signal de commande de mode est dans un premier état (inactif) ; soit dans un état chaîné dans lequel les cellules configurables sont fonctionnellement connectées en chaîne pour former un registre à décalage, si le signal de commande de mode est dans un deuxième état (actif). Un circuit selon l'invention comprend également un circuit de détection agencé pour produire un signal d'état (ETAT) actif s'il détecte un état chaîné des cellules configurables alors que le circuit de commande reçoit le signal de commande de mode dans le premier état.

Abstract translation: 本发明涉及一种电子电路，包括当接收到模式控制信号（TEST_MODE）时由诸如访问控制器（CTAP）的控制电路配置的多个可配置单元（2a，...，2Y，2z）： 功能条件，其中当模式控制信号处于第一（不工作）状态或处于链状态时，可配置单元可操作地连接到逻辑单元（10至15），与逻辑单元协作以形成至少一个逻辑电路 其中当模式控制信号处于第二（可操作）状态时，其中可配置单元可操作地连接在链中以形成移位寄存器。 根据本发明的电路还包括检测电路，用于在控制电路在第一状态下接收模式控制信号时在可配置单元中检测到链接条件时产生操作状态信号（ETAT）。

公开(公告)号：WO2005091144A2

公开(公告)日：2005-09-29

申请号：PCT/FR2005/000358

申请日：2005-02-16

Applicant: STMICROELECTRONICS S.A. ,  HUMEAU, Gérard ,  MARBOT, Roland

Inventor： HUMEAU, Gérard ,  MARBOT, Roland

IPC: G06F11/30

CPC classification number: G06F11/3636

Abstract: Un procédé de surveillance de l’exécution d’un programme par un processeur (14) comprend des opérations de collecte et de transmission de données de surveillance. Les données de surveillance sont sérialisées avant d’être transmises, puis restituées au sein d’un dispositif de mise au point du programme. Une même unité de cadencement (170) est utilisée pour sérialiser une partie au moins des données de surveillance et pour cadencer une autre sérialisation de données. L’autre sérialisation de données peut concerner des données produites par l’exécution du programme, ou une autre partie des données de surveillance.

Abstract translation: 用于监视处理器（14）的程序执行的本发明的方法在于收集和发送监视数据。 所述监视数据在传输之前被序列化，然后在程序执行装置中重构。 相同的时钟脉冲单元（170）用于串行化监视数据的至少一部分，并且用于计时可以与由程序执行产生的数据或监视数据的另一部分相关的另一数据序列化。

公开(公告)号：WO2003069656A1

公开(公告)日：2003-08-21

申请号：PCT/FR2003/000445

申请日：2003-02-11

Applicant: STMicroelectronics S.A. ,  WUIDART, Luc ,  MALHERBE, Alexandre ,  BARDOUILLET, Michel

Inventor： WUIDART, Luc ,  MALHERBE, Alexandre ,  BARDOUILLET, Michel

IPC: H01L21/02

CPC classification number: H01L28/20

Abstract: L'invention concerne un procédé et dispositif de dimi­nution irréversible de la valeur d'une résistance intégrée en silicium polycristallin, consistant à soumettre temporairement la résistance à un courant de contrainte supérieur à un courant (Im) pour lequel la valeur de la résistance présente un maximum.

Abstract translation: 本发明涉及用于一体化多晶硅电阻器的值的不可逆降低的方法和装置。 本发明的方法在于使电阻器暂时受到大于电阻值最大的电流（Im）的应力电流。

公开(公告)号：WO2003069631A3

公开(公告)日：2003-08-21

申请号：PCT/FR2003/000447

申请日：2003-02-11

Applicant: STMicroelectronics S.A. ,  BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

Inventor： BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

IPC: G11C17/14

Abstract: L'invention concerne une cellule mémoire d'une valeur binaire, comportant deux branches parallèles comprenant chacune au moins une résistance de programmation (Rpl, Rp2) en silicium polycristallin connectée entre une première borne (1) d'alimentation et un point ou borne de lecture différentielle (4, 6) de l'état de la cellule, et au moins un premier interrupteur (MNP1, MNP2) reliant, lors d'une programmation, une desdites bornes de lecture à une deuxième borne (2) d'alimentation.

公开(公告)号：WO2003069626A1

公开(公告)日：2003-08-21

申请号：PCT/FR2003/000444

申请日：2003-02-11

Applicant: STMicroelectronics S.A.

Inventor： WUIDART, Luc ,  MALHERBE, Alexandre ,  BARDOUILLET, Michel

IPC: G11C5/00

CPC classification number: G11C14/00 ,  H03K3/356008

Abstract: L'invention concerne un procédé d'extraction et une cellule intégrée (1) d'extraction d'une valeur binaire à partir d'une propagation d'un front d'un signal de déclenchement dans deux chemins électriques, comprenant entre deux bornes (2, 3) d'application d'une tension : deux branches parallèles comprenant chacune, en série, une résistance (Rg, Rd) de différenciation des chemins électriques ; un transistor de lecture (MNld, MNlg), le point milieu entre la résistance et le transistor de lecture de chaque branche définissant une borne de sortie (Q, NQ) de la cellule, et la grille du transistor de lecture de chaque branche étant reliée à la borne de sortie de l'autre branche ; et un transistor de sélection (MN2d, MN2g).

Abstract translation: 本发明涉及一种用于从两个电气路径中的触发信号前沿的传播中提取二进制值的方法和集成单元（1），包括位于两个施加电压端子（2,3）之间的两个并联支路。 所述腿分别设置有串联安装的以下元件：电路微分电阻（Rg，Rd）; 读出晶体管（MNld，MNlg）; 和选择晶体管（MN2d，MN2g）。 每个支路的电阻和读出晶体管之间的中心点限定单元的出口端子（Q，NQ），并且每条支路的读出晶体管栅极连接到另一支路的输出端子。

公开(公告)号：WO2003050955A2

公开(公告)日：2003-06-19

申请号：PCT/FR2002/004280

申请日：2002-12-11

Applicant: STMICROELECTRONICS S.A. ,  MOREAUX, Christophe ,  KARI, Ahmed ,  TARDIEU, Olivier

Inventor： MOREAUX, Christophe ,  KARI, Ahmed ,  TARDIEU, Olivier

IPC: H03K5/125

CPC classification number: H03K5/2481 ,  G06F1/04 ,  G06K19/0723 ,  G06K19/073 ,  H03K5/125

Abstract: L'invention concerne un circuit intégré sans contact recevant un signal radiofréquence. Selon l'invention, le circuit comprend un générateur d'horloge pour produire un signal d'horloge (CLK) à partir d'une première alternance (ACO) et d'une deuxième alternance (AC1) représentatives du signal radiofréquence reçu. L'invention concerne également un procédé de génération d'un signal d'horloge, au cours duquel on compare la première et la deuxième alternance pour produire le signal d'horloge. Applications aux cartes sans contact, aux transpondeurs, etc.

Abstract translation: 本发明涉及一种接收射频信号的非接触集成电路。 根据本发明，电路包括时钟发生器，所述发生器用于从表示所接收的射频信号的第一交替（AC0）和第二交替（AC1）产生时钟信号（CLK）。 本发明还涉及一种产生时钟信号的方法，在此期间比较第一和第二交替以产生时钟信号。 本发明适用于非接触式卡，应答器等

公开(公告)号：WO2002086700A1

公开(公告)日：2002-10-31

申请号：PCT/FR2002/001328

申请日：2002-04-17

Applicant: STMICROELECTRONICS S.A. ,  INFINEON TECHNOLOGIES AG ,  HENRIQUES, Jean-Paul ,  DEVAUX, Fabrice

Inventor： HENRIQUES, Jean-Paul ,  DEVAUX, Fabrice

IPC: G06F9/38

CPC classification number: G06F9/383 ,  G06F9/3875 ,  G06F12/0215

Abstract: L'invention concerne un procédé pour adresser en lecture un emplacement d'une parmi plusieurs mémoires à l'aide d'une adresse codée provenant d'une instruction. Le procédé comprend les étapes suivantes: a) prédire (104) la mémoire correspondant à l'emplacement à adresser, b) décoder (108) l'adresse de l'emplacement à adresser et déterminer (109) la mémoire à adresser, c) gérer (105) un éventuel conflit de lecture et de réécriture en supposant que la mémoire prédite est la mémoire à adresser, d) commander (111) l'adressage de la mémoire prédite à l'issue de l'étape de gestion (105), e) à l'issue de l'étape b), déterminer (110) si la mémoire à adresser correspond à la mémoire prédite, et f) si la mémoire à adresser ne correspond pas à la mémoire prédite, gérer (115) un éventuel conflit de lecture et de réécriture dans la mémoire à adresser et adresser l'emplacement de la mémoire à adresser.

Abstract translation: 本发明涉及使用从指令导出的编码地址来读取多个存储单元中的站点的方法。 该方法包括以下步骤：a）预测（104）对应于要寻址的站点的存储单元; b）解码（108）要寻址的站点的地址，并确定（109）要寻址的存储单元; c）假设预测存储单元是要寻址的存储单元，管理（105）潜在的读取和重写冲突; d）在管理步骤（105）结束时控制（111）预测存储单元的寻址; e）在步骤b）结束时，确定（110）要被寻址的存储单元是否对应于预测的存储单元; 以及f）如果要寻址的存储单元不对应于预测的存储单元，则管理（115）待存储的存储单元中可能的读取和重写冲突，并寻址要寻址的存储单元的位置。