公开(公告)号：CN107040333A

公开(公告)日：2017-08-11

申请号：CN201610811272.9

申请日：2016-09-08

Applicant: 富士施乐株式会社

Inventor： 浜田勉

IPC: H04L1/00

CPC classification number: H04L1/0041 ,  H03M13/1575 ,  H03M13/6356 ,  H04L1/0045 ,  H04L1/005 ,  H04L1/0057 ,  H04L1/0058 ,  H04L25/4908 ,  H04L1/0047 ,  H04L1/0056

Abstract: 本发明公开了解码装置、信息传输系统和解码方法，解码装置接收通过根据多项式xa+xb+1进行加扰而获得的传输数据。解码装置包括：接收单元，接收通过对传输数据和已添加到传输数据中的N+3位错误校正码进行加扰而获得的数据，传输数据位于与2N或更少位对应的块中，N+3位错误校正码根据N+3次循环码生成器多项式来计算；检错单元，根据(2(N+3)‑1)种类型的伴随式并基于指示预先互相关联的伴随式和位错误位置的表格，依据与基于来自解扰数据的错误校正码来计算的(2(N+3)‑1)种类型的伴随式对应的错误模式的任一种，对解扰数据中的位错误位置进行计算；校正单元，对检错单元计算出的错误位置上的解扰数据进行校正。

公开(公告)号：CN107017949A

公开(公告)日：2017-08-04

申请号：CN201611191371.8

申请日：2016-12-20

Applicant: 颖飞公司

Inventor： 本杰明·P·史密斯 ,  阿拉什·法胡德法

IPC: H04B10/516 ,  H04L1/00

CPC classification number: H04L1/0044 ,  H03M13/2906 ,  H04B10/50 ,  H04B10/516 ,  H04B10/5161 ,  H04B10/532 ,  H04B10/541 ,  H04B10/697 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0058 ,  H04L1/006 ,  H04L1/0065 ,  H04L1/004

Abstract: 发明涉及光模块、处理数据的方法以及发送装置。光模块具有用于对第一FEC编码数据的子集进一步编码以产生第二FEC编码数据的第二FEC编码器。光模块还具有光调制器，其用于基于第二FEC编码数据和第一FEC编码数据的未进一步编码的剩余部分的组合来调制用于通过光信道传输的光信号。第二FEC编码器为用于FEC码的编码器，该FEC码具有比特级网格表示，该比特级网格表示的任何部分中的状态的数量小于或等于256个状态。以这种方式，第二FEC编码器具有相对较低的复杂度(例如，相对较少的晶体管数)，其可以降低光模块的功耗。

公开(公告)号：CN107005252A

公开(公告)日：2017-08-01

申请号：CN201580067968.9

申请日：2015-12-15

Applicant: 高通股份有限公司

Inventor： S·马利克 ,  骆涛 ,  J·姜 ,  季庭方 ,  K·K·穆卡维利 ,  N·布尚 ,  J·B·索里阿加 ,  K·阿扎里安亚兹迪 ,  P·加尔 ,  J·E·斯米 ,  李治平

IPC: H03M13/29 ,  H04L1/00 ,  H04L1/18

CPC classification number: H04L1/0061 ,  H03M13/2909 ,  H03M13/2966 ,  H04L1/0009 ,  H04L1/0025 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0066 ,  H04L1/1819

Abstract: 讨论了在其中基站接收用于传输的数据比特的针对突发干扰的编码。所述基站可以生成包括信息比特和奇偶校验比特的码块。所述基站还可以生成包括与所生成的码块的信息比特相对应的信息比特的奇偶校验检查码块。所述基站可以将所述码块和所述奇偶校验检查码块发送给移动设备以改进解码。在错误被检测到时，所述移动设备可以使用硬或者软奇偶校验检查和所述奇偶校验检查码块对所接收的码块进行解码。

公开(公告)号：CN103401636B

公开(公告)日：2017-07-07

申请号：CN201310286497.3

申请日：2007-03-08

Applicant: 美国莱迪思半导体公司

Inventor： B·K·舒米特 ,  L·L·布彻

IPC: H04L1/00 ,  H04L1/08 ,  H04L25/49

CPC classification number: H04L1/0045 ,  H04L1/0061 ,  H04L25/4908 ,  H04L2001/0092

Abstract: 公开了一种用于集成电路之间的点对点通信的物理接口内的检错的装置、系统和方法。在一个实施例中，一种装置被配置成作为接收物理接口来操作，或者在接收物理接口内操作。该装置包括被配置成对已编码数据比特的一子集解码以产生已解码数据比特的解码器。它还包括被配置成从已解码数据比特中提取物理接口（“PI”）检错比特的物理接口检错比特提取器。由此，该装置使用该物理接口检错比特来确定已编码数据比特是否包括至少一个错误的数据比特作为差错。在某些实施例中，该装置包括被配置成在物理层内操作的检错器。在至少一个实施例中，该装置在例如NB/(N+1)B线编码器内有效地发送检错码。

公开(公告)号：CN106849961A

公开(公告)日：2017-06-13

申请号：CN201611002211.4

申请日：2016-11-14

Applicant: 深圳市紫光同创电子有限公司

Inventor： 刘应

IPC: H03M13/15 ,  H03M13/29 ,  H04L1/00

CPC classification number: H03M13/152 ,  H03M13/2909 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0057

Abstract: 本发明提供了一种前向纠错电路、高速串行收发器及可编程逻辑器件，该高速串行收发器包括PMA电路与PCS电路以及FEC电路，FEC电路设置在PMA电路与PCS电路之间，用于使用BCH码进行纠错。本发明在传统HSST电路中增加FEC电路，能够有效的降低传输误码率，采用BCH码实现FEC功能，由于BCH码是在2进制域内运行，因此BCH码译码电路比RS码的译码电路相对简单很多，能有效的降低电路设计的复杂度。

公开(公告)号：CN103763068B

公开(公告)日：2017-05-17

申请号：CN201410043828.5

申请日：2006-01-11

Applicant: 高通股份有限公司

Inventor： B·科林斯 ,  R·克里希纳穆希 ,  M·R·查理 ,  S·格塔姆 ,  R·维加严 ,  昌圣泰

IPC: H04L1/00 ,  H04L27/34

CPC classification number: H04L1/0065 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0058 ,  H04L5/023 ,  H04L27/3488 ,  H04L2001/0098

Abstract: 一种用于经由分层调制发送分层及非分层数据的方法和装置。一种媒体访问控制（MAC）层控制器，可管理分层调制系统中的基层数据和增强层数据。当基层数据和增强层数据两者皆存在时，该MAC层控制器可处理这些数据并将已编码码元映射到一分层调制星座。如果其中一层的数据终止，则MAC层控制器可生成预定的填充数据，并向缺少更多数据的该层提供该预定的填充数据。该MAC层控制器可向物理层硬件发送一控制信号，以使该硬件将具有填充数据的分层信号映射到一经修改的信号星座。该MAC控制器还可生成指示填充数据的发生的额外开销消息。接收机可接收该额外开销消息，并可使用该信息来针对该分层调制星座或是该经修改信号星座对接收机进行配置。

公开(公告)号：CN102739270B

公开(公告)日：2017-05-17

申请号：CN201210094686.6

申请日：2012-03-31

Applicant: 拉碧斯半导体株式会社

Inventor： 市川武志

IPC: H04B1/16 ,  H04L1/00 ,  H04L7/00

CPC classification number: H04L7/04 ,  H04L1/0045 ,  H04L1/0061 ,  H04L1/1822 ,  H04L1/1893 ,  H04L7/08 ,  H04N13/341

Abstract: 本发明提供一种能够使基于从接收数据获得的基准定时的显示装置等的被控制装置的控制不延迟并且使其低功耗的通信装置，用于控制该被控制装置的控制信号生成方法，能够使基于从接收数据获得的基准定时的快门的开闭不延迟且使其低功耗的快门眼镜，以及能够使表示基准定时的数据的发送接收不延迟且使其低功耗的通信系统。具备：识别间歇地到来的数据内是否存在规定的基准定时信号模式的定时信号识别单元；在通过定时信号识别单元识别出规定的基准定时信号模式存在的情况下，生成对被控制装置的控制信号的控制信号生成单元；以及掌管通信装置的控制的控制单元。

公开(公告)号：CN106612157A

公开(公告)日：2017-05-03

申请号：CN201610917221.4

申请日：2016-10-20

Applicant: 发那科株式会社

Inventor： 佐藤和宏

IPC: H04L1/00 ,  H04L12/24

CPC classification number: H04L1/0076 ,  H03M13/13 ,  H03M13/2906 ,  H03M13/611 ,  H03M13/6508 ,  H03M13/6516 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0057 ,  H04L1/0058 ,  H04L41/08

Abstract: 本发明提供一种通信系统。多个单元具备发送部以及接收部，发送部使用第一配置信息将自己的数据列配置在编码用数据配置中，针对所配置的上述数据列以外设定为0的数据列计算纠错码，接收部使用第二配置信息针对在编码用数据配置中重新配置数据列而得的数据列进行纠错码的解码，发送部将自己的数据列追加到数据列中，针对数据列使用第一配置信息在编码用数据配置中配置自己的数据列，针对配置的数据列以外设定为0的数据列计算纠错码，将纠错码与接收数据包中的纠错码相加后的结果设为发送数据包的纠错码。

公开(公告)号：CN104885394B

公开(公告)日：2017-03-15

申请号：CN201480003968.8

申请日：2014-01-06

Applicant: 高通股份有限公司

Inventor： A·阿斯特加迪 ,  B·田

IPC: H04L1/00 ,  H04L1/16

CPC classification number: G06F11/10 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0061 ,  H04L1/0063 ,  H04L1/0066 ,  H04L1/0072 ,  H04L1/0083 ,  H04L1/1614 ,  H04W24/02

Abstract: 本公开的一些方面提供用于增强用于无线传输的差错保护的方法和装置。

公开(公告)号：CN103444144B

公开(公告)日：2016-12-14

申请号：CN201280015845.7

申请日：2012-02-17

Applicant: 洛桑联邦理工学院

Inventor： H·克罗尼 ,  A·肖克罗拉赫 ,  A·塔加利

IPC: H04L25/08 ,  H04L1/00

CPC classification number: H04J13/0003 ,  G06F13/38 ,  H03M7/3062 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0057 ,  H04L25/4908 ,  H04L2001/0094

Abstract: 在总线通信方法和设备中，提供第一组表示要在总线上传送并映射到稀疏信令码的码字的信息的物理信号，其中码字表示为有多个分量的向量，一些分量为静态分量，以及一些分量为非静态分量，其中静态分量和非静态分量的数目满足稀疏性要求。