公开(公告)号：CN103891377A

公开(公告)日：2014-06-25

申请号：CN201280043988.9

申请日：2012-10-25

Applicant: 诺基亚通信公司

Inventor： K·J·霍里 ,  T·E·伦蒂拉 ,  K·P·帕瑞科斯基 ,  E·T·蒂罗拉

IPC: H04W72/04 ,  H04L1/16 ,  H04L1/00 ,  H04W72/08 ,  H04W24/10

CPC classification number: H04W24/08 ,  H04L1/0026 ,  H04L1/0027 ,  H04L1/0028 ,  H04L1/0064 ,  H04L1/0072 ,  H04L1/08 ,  H04L43/067 ,  H04W24/10 ,  H04W28/08

Abstract: 本申请涉及无线通信网络中的信道状态反馈报告，并且具体地涉及对如3GPP？TS36.213V10.3.0的章节7.2所规定的用于报告CSI的过程的修改。对于CSI测量和报告的当前循环是使UE针对每个报告执行独立的CSI测量。然而CSI测量报告的覆盖区域要小于诸如例如支持子帧重复的PUCCH上的ACK/NACK之类的其他上行链路报告，从而导致失衡。因此，相当清楚的是支持CSI报告的覆盖延伸将有很高收益。随后出现关于如何在现有/演进CQI报告框架之上实现CQI覆盖增强的问题。本申请提出通过从UE（110）向eNB（220）多次报告（450）相同的CSI报告来实现所述的CSI覆盖增强。

公开(公告)号：CN102655413A

公开(公告)日：2012-09-05

申请号：CN201210043101.8

申请日：2012-02-23

Applicant: 索尼公司

Inventor： 山岸弘幸

IPC: H03M13/11

CPC classification number: H03M13/3753 ,  H03M13/1102 ,  H03M13/1128 ,  H03M13/1137 ,  H03M13/114 ,  H03M13/134 ,  H03M13/2951 ,  H03M13/296 ,  H03M13/2975 ,  H03M13/35 ,  H03M13/37 ,  H03M13/3738 ,  H03M13/3746 ,  H04L1/0051 ,  H04L1/0061 ,  H04L1/0064 ,  H04L1/0625 ,  H04L1/0631

Abstract: 一种解码装置，包括确定单元，以比重复解码中的一个解码处理的间隔短的间隔确定是否满足解码结束条件并且在满足解码结束条件的情况下在这个解码处理的中途结束处理。

公开(公告)号：CN100474430C

公开(公告)日：2009-04-01

申请号：CN200510062622.8

申请日：2005-04-01

Applicant: 日立环球储存科技荷兰有限公司

Inventor： 马丁·哈斯纳 ,  维普尔·斯里瓦斯塔瓦

IPC: G11B20/10 ,  G11B20/18 ,  H03M13/00

CPC classification number: H04L1/0057 ,  G11B20/18 ,  G11B2020/1843 ,  H04L1/0045 ,  H04L1/0064 ,  H04L1/0071

Abstract: 用于检测和校正在两级分组代码结构中形成的数据字节中的突发错误的技术。第二级解码器使用分组级检验字节来检测包含错误字节的、在两级分组代码结构中的列。第二级解码器产生删除指针，用于标识已经被突发错误影响的、在两级分组结构中的列。然后，第一级解码器使用码字检验字节来校正在通过删除指针而标识的列中的所有字节。释放第一级解码器以使用所有的码字检验字节来仅仅用于错误字节值计算。第一级解码器不需要使用任何码字检验字节来用于错误位置计算，因为由第二级解码器产生的删除指针提供了所有的必要错误位置。本技术加倍了第一级解码器的纠错能力。

公开(公告)号：CN101292526A

公开(公告)日：2008-10-22

申请号：CN200680038636.9

申请日：2006-10-20

Applicant: 三星电子株式会社

Inventor： 柳廷必 ,  朴义俊 ,  权容植 ,  张龙德 ,  丁海主 ,  金俊守 ,  郑晋熙 ,  池今难 ,  金宗勋

IPC: H04N7/015

CPC classification number: H04J3/1682 ,  H04L1/0041 ,  H04L1/0057 ,  H04L1/0064 ,  H04L1/0065 ,  H04L1/0066 ,  H04L1/0067 ,  H04L1/007 ,  H04L1/0071 ,  H04L1/0083 ,  H04L1/0084 ,  H04L1/08 ,  H04N19/61 ,  H04N21/23611 ,  H04N21/2381 ,  H04N21/2383 ,  H04N21/4382

Abstract: 一种双重传输流产生装置，包括：适配器，接收普通流并在该普通流的包的一个区域中产生适配域；填充器，通过将turbo流填充到该适配域中来产生用于双重传输流的包。因此，可通过产生各种结构的双重传输流来有效地传输turbo流和普通流。

公开(公告)号：CN101283590A

公开(公告)日：2008-10-08

申请号：CN200680037135.9

申请日：2006-10-20

Applicant: 三星电子株式会社

Inventor： 柳廷必 ,  朴义俊 ,  权容植 ,  张龙德 ,  丁海主 ,  金俊守 ,  郑晋熙 ,  池今难 ,  金宗勋

IPC: H04N7/015

CPC classification number: H04L1/0065 ,  H04L1/0041 ,  H04L1/0057 ,  H04L1/0064 ,  H04L1/0067 ,  H04L1/007 ,  H04L1/0083

Abstract: 提供一种产生双传输流的设备以及方法。所述产生双传输流的设备包括：复制器，接收turbo流，并且提供用于turbo流的奇偶校验插入区；以及复用器，接收普通流，并且将复制器处理的turbo流与该普通流进行复用，以产生双传输流。所述复制器使用1/2比率的转换方法或1/4比率的转换方法提供奇偶校验插入区。在传输双传输流之前仅检测turbo流，并且将奇偶校验插入奇偶校验插入区，从而能够稳健地处理turbo流。

公开(公告)号：CN1171394C

公开(公告)日：2004-10-13

申请号：CN00813667.X

申请日：2000-09-22

Applicant: 因芬尼昂技术股份公司

Inventor： M·迪林格 ,  M·多伊奇 ,  P·施米德特 ,  E·舒兹 ,  P·荣格 ,  M·施内德 ,  J·普莱钦格 ,  E·米特杰纳 ,  J·欣德勒

IPC: H03M13/35 ,  H03M13/29 ,  H04L1/00

CPC classification number: H04L1/0041 ,  H03M13/356 ,  H03M13/6362 ,  H04L1/0064 ,  H04L1/0068 ,  H04L1/007 ,  H04L1/0071

Abstract: 本发明涉及在一个信息传输系统信道编码的方法和实施该方法的装置。

公开(公告)号：CN109104269A

公开(公告)日：2018-12-28

申请号：CN201810656061.1

申请日：2018-06-23

Applicant: 成都理工大学

Inventor： 多滨 ,  罗俊松 ,  方勇 ,  钟晓玲 ,  郭勇

IPC: H04L5/16 ,  H04L1/00 ,  H04B7/185

CPC classification number: H04L5/16 ,  H04B7/18515 ,  H04B7/1858 ,  H04B7/18586 ,  H04L1/0057 ,  H04L1/0059 ,  H04L1/0064

Abstract: 本发明涉及卫星通信领域，解决了现有技术中卫星通信错误平层及编码构造复杂的技术问题。本发明的技术方案是这样实现的：一种时分半双工卫星通信系统，用于发送卫星S、中继卫星R和信宿卫星D之间的通信，包括：基于PLG码的自适应中继转发协议。本发明所公开的一种时分半双工卫星通信系统，并提出了针对此系统的PLG码系统以及一种自适应中继协议(ARP)来控制系统中各个卫星的信息处理，满足卫星通信的严格要求，实现复杂度低，逼近香农限性能，无错误平层。

公开(公告)号：CN108462561A

公开(公告)日：2018-08-28

申请号：CN201810255522.4

申请日：2018-03-27

Applicant: 东南大学

Inventor： 黄永明 ,  徐家辉 ,  范特 ,  任东明 ,  刘婷薇

IPC: H04L1/00

CPC classification number: H04L1/0009 ,  H04L1/0059 ,  H04L1/0064

Abstract: 本发明公开了一种超高速通信系统中串并结合的信道编译码方法及装置，其中信道编码方法包括：根据FPGA最高处理时钟和硬件资源，确定串行编码的比特数及并行编码的路数；将编码前数据变成比特流并转换成对应的多路比特数据；将转换后的比特并行输入对应的卷积编码器，输出的比特流经过并串转换得到编码后的数据。信道译码是编码的逆过程，将译码前数据变成多路比特数据，然后并行输入对应的译码器，输出的比特合并得到译码数据。本发明提出的串并结合信道编译码方法，折中考虑FPGA处理时钟和硬件资源，有效解决了FPGA处理时钟对编译码的限制，而且在相同编译码速率条件下，能最大限度的降低硬件资源的消耗，同时本发明还能匹配不同的编码码率。

公开(公告)号：CN107508653A

公开(公告)日：2017-12-22

申请号：CN201610416893.7

申请日：2016-06-14

Applicant: 华为技术有限公司

Inventor： 陈莹 ,  罗禾佳 ,  李榕

IPC: H04L1/00

CPC classification number: H04L1/00 ,  H04L1/0064 ,  H04L1/0013

Abstract: 本发明实施例提供数据传输方法，包括：对待编码比特进行极化码编码，得到母码，其中，所述母码的码长与K和Mi相关，其中，i＝1,2,…,K，K为发送次数，Mi为第i次发送的比特的长度，K和Mi为大于1的正整数；对所述母码进行速率匹配，得到待发送比特，其中，所述待发送比特的个数为K次发送的比特的长度之和；在所述第i次发送所述Mi个待发送比特。通过在极化码编码时利用发送次数，可以获得更符合实际传输需求的母码，从而可以充分利用极化码的编码增译，而且无需实时发送信令请求重传，从而可以减少信令开销。

公开(公告)号：CN106936545A

公开(公告)日：2017-07-07

申请号：CN201710184106.5

申请日：2017-03-24

Applicant: 宇龙计算机通信科技(深圳)有限公司

Inventor： 张伟 ,  李明菊 ,  张云飞

IPC: H04L1/00 ,  H04W72/12

CPC classification number: H04L1/0061 ,  H04L1/0007 ,  H04L1/0033 ,  H04L1/0064 ,  H04W72/1263

Abstract: 一种数据传输方法及装置，所述方法包括：接收来自同一个用户设备的第一数据块以及第二数据块，所述第一数据块是重传的数据块，所述第二数据块是新传的数据块；将所述第一数据块以及所述第二数据块在比特级上进行数据复用处理，获得合成数据块；将所述合成数据块在同一个传输时间间隔TTI中进行传输。本发明还提供一种数据传输装置。本发明能够同时支持两种不同类型的数据块在同一个TTI内传输，降低系统的传输时延。