-
公开(公告)号：JP2021507337A
公开(公告)日：2021-02-22
申请号：JP2020529503
申请日：2018-09-27
Applicant: エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： サイド アルシャド ラフマン , マイケル アイ. ヴィズドス , レオニード シャミス
IPC: G06F13/38 , G06F9/38 , G06F9/50 , G06F15/173
Abstract: 複数のアクセラレーテッド処理デバイス(APD)を有するシステムにおけるデータ転送を改善するための技術を本明細書で説明する。このようなシステムでは、複数のAPDは、一般的な相互接続ファブリックを介してプロセッサ(例えば、中央処理装置(CPU))に接続されており、高速相互接続を介して互いに接続されている。本明細書の技術は、各APDに接続された相互接続ファブリックの一部を介して両方のAPDにデータを送信することによって、CPUとAPDとの間のデータ転送のための有効帯域幅を増加させる。次に、一方のAPDは、高速APD間相互接続を介して、データを他方のAPD又はプロセッサに転送する。ヘルパーAPDを介して「間接的に」転送されるデータは、直接転送に比べて転送に若干時間がかかるが、ターゲットへの全体的な有効帯域幅は、高速APD間相互接続のために増加する。 【選択図】図4
-
公开(公告)号：JP6821436B2
公开(公告)日：2021-01-27
申请号：JP2016558774
申请日：2015-06-23
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED , エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： アーロン ジェイ. ガーネット , ロバート エイ. ハーシュバーガー , スリラム サンバムルティ , サミュエル ディー. ナフチガー , クリストファー イー. トレスラー , ショウチェン カン , ジョセフ ピー. シャノン , クリシュナ サイ バーナチョ , アシュウィン チンコリ , マイケル ジェイ. オースティン , スティーブン エフ. リーペ , ウマイール ビー. チーマ
IPC: G01R31/28
-
公开(公告)号：JP2020524336A
公开(公告)日：2020-08-13
申请号：JP2019569358
申请日：2018-06-19
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED , エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： レオナルド デ ポーラ ローザ ピガ , サミュエル ナフザイガー , イヴァン マトセビッチ , インドラニ ポール
IPC: G06F1/3228 , G06F9/30 , G06F9/38 , G06F1/324
Abstract: 電力管理アルゴリズムフレームワークは、1)スループットベースのワークロードのサービス品質(QoS)メトリックと、2)スループットとレイテンシセンシティブなワークロードとを区別するためのヒューリスティックと、3)ヒューリスティックとQoSメトリックとを組み合わせて、アイドル時間を最小限に抑え、パフォーマンスを低下させることなく電力効率を向上させるためのターゲット周波数を決定するアルゴリズムと、を提案する。管理アルゴリズムフレームワークによって、サーバクラスのスループットベースのワークロードにおける電力効率を最適化しながら、レイテンシセンシティブなワークロードに対して望ましいパフォーマンスを提供することが可能になる。パフォーマンスを大幅に低下させることなく、1つ以上のコアをより低い周波数で(したがって、より低い電力で)実行可能なワークロードを識別することによって、電力の節約を実現することができる。 【選択図】図1
-
公开(公告)号：JP6725692B2
公开(公告)日：2020-07-22
申请号：JP2018556344
申请日：2016-09-08
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED , エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： スタンリー エイムズ ラッキー ジュニア , デイモン トヒディ , ジェラルド アール. タルボット , エドアルド プレーテ
-
公开(公告)号：JP2020518876A
公开(公告)日：2020-06-25
申请号：JP2019533618
申请日：2017-12-20
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED , エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： ジムシェド ミルザ , クリストファー ジェイ. ブレナン , アンソニー チャン , レオン ライ
IPC: G06F12/0875 , G06T15/00
Abstract: 圧縮表面へのシェーダ書き込みを実行するシステム、装置及び方法が開示される。一実施形態では、プロセッサは、少なくともメモリと、1つ以上のシェーダユニットと、を備える。一実施形態では、プロセッサの第1シェーダユニットは、圧縮表面を対象とする書き込み要求を受信するように構成されている。第1シェーダユニットは、書き込み要求の対象となる圧縮表面の第1ブロックを識別するように構成されている。第1シェーダユニットは、書き込み要求のデータが第1ブロック全体未満を対象としていると判別したことに応じて、第1ブロックをキャッシュから読み出し、第1ブロックを圧縮解除する。次に、第1シェーダユニットは、書き込み要求のデータを、圧縮解除された第1ブロックと統合する。次いで、シェーダユニットは、統合されたデータを圧縮してキャッシュに書き込む。 【選択図】図2
-
Patent Agency Ranking
公开(公告)号：JP2020515968A
公开(公告)日：2020-05-28
申请号：JP2019553101
申请日：2018-03-15
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED , エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： マイケル マントル , ローラン ルフェーブル , ミカ ツオミ , キーア カッリオ
Abstract: ヘッドマウントデバイス(HMD)(300,125)などの装置は、ウィンドウ空間(405,510)内のピクセルを不均一なピクセル間隔でレンダリングするグラフィックスパイプライン(100)を実装するように構成された1つ以上のプロセッサ(335)を備える。また、装置は、ウィンドウ空間内の不均一な間隔のピクセルをラスタ空間(410,520)内の均一な間隔のピクセルにマッピングする第1歪み関数(109,525)を備える。さらに、装置は、第1歪み関数を通してウィンドウ空間内のピクセルをサンプリングするように構成されたスキャンコンバータ(110,1225)を備える。スキャンコンバータは、ラスタ空間内の均一な間隔のピクセルに基づいて、ユーザに表示される画像を生成するために使用される表示ピクセルをレンダリングするように構成されている。場合によっては、ウィンドウ空間内のピクセルは、視野領域毎のピクセル密度がユーザの視野全体で一定になるようにレンダリングされる。 【選択図】図13
-
公开(公告)号：JP2020502949A
公开(公告)日：2020-01-23
申请号：JP2019534193
申请日：2017-12-20
Applicant: エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED
Inventor： ジョイス チョック ワイ ウォン , ドラゴリューブ イグナトビッチ , ミハイル ロジオノフ , リュビサ バイッチ , ステファン ヴィー. コソノキー , スティーヴン ジェイ. コムルシュ
Abstract: 適応発振回路(120,200,800,1000)の出力クロック周波数(102,202,850)は、集積回路の電源ライン(220,820)の雑音に応じて変化する。回路は、調整電源(212)とドループ電源(222)とに別々に接続された2つの同一の遅延ライン(210,810,220,820)を特徴とする。ドループ電源の雑音に応じて、遅延ラインは、出力クロック周波数を変化させる。適応発振回路は、ドループ電源が調整電源未満にドループ又は低下すると、出力クロック周波数を遅くする。適応発振回路は、ドループ電源が調整電源を超えてオーバーシュート又はスイングすると、調整電源によって決定されたレベルで出力クロック周波数をクランプする。 【選択図】図1
-
公开(公告)号：JP2020500448A
公开(公告)日：2020-01-09
申请号：JP2019517385
申请日：2017-09-19
Applicant: エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： メーディ サイーディ
IPC: H04N19/14
Abstract: 本開示は、例えば、画素ブロックの画素値に基づいて分散を直接計算するのではなく、ビデオの基準フレームの画素ブロックの分散に基づいてビデオのフレーム内の画素ブロックの分散を決定するための技術に関する。本技術は、現在のフレーム内の画素ブロックの動きベクトルを識別することを含み、当該動きベクトルは、基準フレーム内の画素ブロックを示している。また、本技術は、動きベクトルに関連するコストを決定することと、当該コストを第1閾値及び第2閾値と比較することと、を含む。本技術は、第1閾値及び第2閾値とのコストの比較と、基準フレームの画素ブロックの分散と、に基づいて、現在のフレームの画素ブロックの分散を決定することを含む。 【選択図】図6
-
公开(公告)号：JP2019525583A
公开(公告)日：2019-09-05
申请号：JP2019501587
申请日：2017-07-12
Applicant: エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： メーディ サイーディ , ハーレド マンモー , アラシュ ハリリ , ガボール シネス , レイ ジャン
IPC: H04N19/46 , H04N19/426 , H04N19/593
Abstract: コンプレッサは、ブロック内の複数のピクセルのデルタカラー圧縮値を決定し、ブロック内の複数のピクセルを複数のグループに細分し、デルタ値を表す圧縮ビットストリームを送信するように構成されている。圧縮ビットストリームは、デルタ値を表すのに十分なビット数の範囲を示すブロックヘッダを表すビットと、複数のグループのうち対応するグループのデルタ値を表すのに十分なグループ最小ビット数をそれぞれ示す複数のグループヘッダと、デルタ値を含むグループのグループ最小ビット数を使用して符号化されたデルタ値と、を有する。デコンプレッサは、ブロックヘッダと、複数のグループヘッダと、符号化されたデルタ値と、に基づいて、圧縮ビットストリームを展開するように構成されている。 【選択図】図1
-
公开(公告)号：JP2019519029A
公开(公告)日：2019-07-04
申请号：JP2018556344
申请日：2016-09-08
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED , エーティーアイ・テクノロジーズ・ユーエルシー , ATI TECHNOLOGIES ULC
Inventor： スタンリー エイムズ ラッキー ジュニア , デイモン トヒディ , ジェラルド アール. タルボット , エドアルド プレーテ
Abstract: 非同期フィードバックトレーニングシーケンスを実行するための、システム、装置及び方法が説明される。送信機は、複数のデータ回線を含む通信チャネルを介して、トレーニングシーケンス指示を受信機に送信する。トレーニングシーケンス指示は、トレーニングシーケンスの開始を示すビットシーケンスを含む。トレーニングシーケンス指示は、長さが「N」クロックサイクルのスーパーサイクルの中間点で0から1、その後に所定数の1が続く遷移を含む。トレーニングシーケンス指示の後にテストパターンが続く。テストパターンの開始はスーパーサイクルの終わりに生じる。受信機は、受信したテストパターンにおいてエラーがあるかどうかを判別した後に、エラーが検出されたかどうかを示すフィードバックを送信機に送信する。送信機は、フィードバックを受信したことに応じて、1つ以上のデータ回線の遅延設定を変更する。 【選択図】図6
-
-
-
-
-
-
-
-
-
Search Results
2450
records
(took 0.044 seconds)
