公开(公告)号：JP2010531994A

公开(公告)日：2010-09-30

申请号：JP2010514581

申请日：2007-10-19

Applicant: シリコンファイル・テクノロジーズ・インコーポレイテッドSiliconFile Technologies Inc.

Inventor： リ・ドヨン ,  リ・ビョンス

IPC: G01N21/76 ,  G01N21/64 ,  G01N33/483 ,  G01N37/00 ,  H01L27/14 ,  H01L27/146 ,  H01L27/148

CPC classification number: G01N21/6454 ,  B01L3/5085 ,  B01L2300/0654 ,  B01L2300/0829

Abstract: イメージセンサを利用した診断装置及びその製造方法を提供する。 本発明によるイメージセンサを利用した診断装置は、複数の光センサを含むイメージセンサが形成された基板と、前記基板の上部に形成された絶縁層と、前記複数の光センサに対応して、前記絶縁層に形成された複数の中空ウェルとを備え、前記複数のウェルには、ターゲット試料との生化学的反応のための基準試料が挿入される。

公开(公告)号：JP2010530633A

公开(公告)日：2010-09-09

申请号：JP2010513101

申请日：2008-06-17

Applicant: シリコンファイル・テクノロジーズ・インコーポレイテッドSiliconFile Technologies Inc.

Inventor： オ・セジュン ,  リム・ジェヨン

IPC: H01L27/146 ,  H04N5/335

CPC classification number: H01L27/14609 ,  H01L27/14627 ,  H01L27/1463 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14687 ,  H01L27/14689 ,  H01L27/1469

Abstract: 本発明は、３次元構造を有するピクセルアレイ、及び該ピクセルアレイを有するイメージセンサーを提供する。 前記３次元構造を有するピクセルアレイは、第１ウエハ及び第２ウエハの上に、フォトダイオード、伝達トランジスター、リセットトランジスター、変換トランジスター及び選択トランジスターが分割して形成され、前記第１ウエハ及び前記第２ウエハに形成されたチップが、ダイソーティング後に、上下方向に連結された３次元構造を有する。 前記第１ウエハには、入射される映像信号に対応する電荷生成する複数のフォトダイオード、前記複数のフォトダイオードで生成した電荷をフローティング拡散領域に伝達する複数の伝達トランジスター、前記フォトダイオードの一つ及び前記一つのフォトダイオードと連結された一つの伝達トランジスターを取り囲む複数のＳＴＩ、前記複数のＳＴＩの下部からウエハの下部面に至る第１スーパーコンタクト、及び前記複数のＳＴＩ及び第１スーパーコンタクトの一部を貫通する第２スーパーコンタクトを含む。 前記フローティング拡散領域に蓄積された電荷は前記第２スーパーコンタクトを通じて第２ウエハに伝達する。

公开(公告)号：JP2010524229A

公开(公告)日：2010-07-15

申请号：JP2010502024

申请日：2008-04-04

Applicant: シリコンファイル・テクノロジーズ・インコーポレイテッドSiliconFile Technologies Inc.

Inventor： リ・ビョンス

IPC: H01L31/04

CPC classification number: H01L31/18 ,  H01L31/0687 ,  Y02E10/544 ,  Y02P70/521

Abstract: 光吸収効率を高めることができ、半導体の劣化を防止することができる積層構造を有する結晶太陽電池及びその製造方法に関して開示する。 本発明による積層構造を有する結晶太陽電池は、結晶の光吸収層の間に、非伝導性物質で形成された非伝導性格子緩衝層を具備するが、前記非伝導性格子緩衝層は、トンネル効果によって前記光吸収層を電気的に連結することでなされる。 また、本発明による積層構造を有する結晶太陽電池製造方法は、結晶の第１光吸収層を形成する工程、前記第１光吸収層上に非伝導性物質で非伝導性格子緩衝層を形成する工程、及び前記非伝導性格子緩衝層上に結晶の第２光吸収層を形成する工程を具備してなされる。
【選択図】図３

公开(公告)号：JP2009541990A

公开(公告)日：2009-11-26

申请号：JP2009516393

申请日：2007-06-14

Applicant: シリコンファイル・テクノロジーズ・インコーポレイテッドSiliconFile Technologies Inc.

Inventor： ウォン・ジュンホ ,  リー・ビョンス

IPC: H01L27/146 ,  H01L27/00 ,  H04N5/335

CPC classification number: H01L27/14632 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14687

Abstract: 背面照射型フォトダイオードを用いたイメージセンサ及びその製造方法が提供される。 本発明によれば、背面照射型フォトダイオードの表面が安定に処理されるため、暗電流が少なく、ブルー光に対する感度があらゆるフォトダイオードに対して一定であり、高感度の背面照射型フォトダイオードを製造できる。 また、フォトダイオードとロジック回路とが互いに異なる基板に別個に形成される３次元構造を適用することによって、高密度のイメージセンサを製造できる。

公开(公告)号：JP2009505416A

公开(公告)日：2009-02-05

申请号：JP2008526871

申请日：2006-08-11

Applicant: シリコンファイル・テクノロジーズ・インコーポレイテッドSiliconFile Technologies Inc. ,  パク・チョルソPARK,Cheol Soo

Inventor： パク・チョルソ ,  リ・ドヨン

IPC: H01L27/146 ,  H04N5/335

CPC classification number: H01L27/14603 ,  H01L27/14609 ,  H01L27/14643 ,  H01L27/14689

Abstract: イメージセンサの画素を形成する伝送トランジスタのゲートの有効チャンネル長さを一定にし、イメージ遅延が生じないようにする画素の伝送トランジスタの製造方法を提供し、また、イメージセンサの製造プロセスをより簡単にして、経済的なイメージセンサを提供する。 ＣＭＯＳイメージセンサの画素を構成するフォトダイオードの新しい構造及びその製造方法を提供するために、フォトダイオードは、１つのフォトマスクを用いて製造できるため、フォトマスクの個数が減少し、製造プロセスがより簡単になる。 また、フォトダイオードを構成する２つの導電層の全ては、自己整列(self-align)で形成されるため、フォトダイオードと伝送トランジスタとの連結部位を作るための製造工程が不要となる。 これにより、伝送トランジスタのゲートの下部に生じるチャネリング現象が解消され、より良好な特性を持つ画素を製造することができる。

公开(公告)号：JP2008544538A

公开(公告)日：2008-12-04

申请号：JP2008518021

申请日：2006-06-14

Applicant: シリコンファイル・テクノロジーズ・インコーポレイテッドSiliconFile Technologies Inc. ,  パク・チョルソPARK,Cheol Soo

Inventor： パク・チョルソ

IPC: H01L27/146

CPC classification number: H01L27/1463 ,  H01L27/14603 ,  H01L27/14632 ,  H01L27/14689

Abstract: 本発明は、光感度を向上させ、隣接画素間のクロストークを除去することが可能な、隆起したフォトダイオードを備えたイメージセンサの画素の製造方法及びこれを用いて形成されたイメージセンサの画素に関する。 本発明に係る半導体イメージセンサの画素は、半導体基板の表面上に、隆起した形状を有するフォトダイオードを含む。 イメージセンサの画素の表面積に比べて、フォトダイオードの表面積が増加して、光感度を向上できる。 さらに、充填率の向上によって、マイクロレンズを要しない。 また、隣接画素間のクロストークを除去することができる。

公开(公告)号：JP2008530816A

公开(公告)日：2008-08-07

申请号：JP2007556090

申请日：2006-03-02

Applicant: シリコンファイル・テクノロジーズ・インコーポレイテッドSiliconFile Technologies Inc.

Inventor： ピョンス イ

IPC: H01L21/603 ,  H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L24/81 ,  H01L25/50 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05556 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/16 ,  H01L2224/81193 ,  H01L2224/81208 ,  H01L2224/81801 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/00014

Abstract: 【課題】２枚の半導体基板上に形成された回路などに影響しない低い温度で、半導体製造設備の汚染なしに、２枚の半導体基板上に形成されたアルミニウム(Ａｌ)電極を接合させる方法を提供する。
【解決手段】本発明による２枚の半導体基板のアルミニウム(Ａｌ)電極の接合方法は、(ａ)２枚の半導体基板の各々にアルミニウム(Ａｌ)電極を形成し、前記アルミニウム(Ａｌ)電極にアルミニウム(Ａｌ)と銅(Ｃｕ)とから構成された金属合金を蒸着する工程;(ｂ)前記２枚の半導体基板のアルミニウム(Ａｌ)電極を対向するように配置する工程と;(ｃ)前記アルミニウム(Ａｌ)電極に蒸着された金属合金の融点より低い温度に加熱し、前記２枚の半導体基板に所定の圧力を加える工程と;を含むことを特徴とする。 本発明によれば、２枚の半導体基板上に形成された回路などに影響しないように、Ａｌ
０.８３ Ｃｕ
０.１７ 合金の融点より低い温度で接合を進むことができ、圧力を受ける部分だけを選択的に接合することが可能である。
【選択図】図２

公开(公告)号：TWI422023B

公开(公告)日：2014-01-01

申请号：TW099118963

申请日：2010-06-10

Applicant: 賽麗康有限公司 ,  SILICONFILE TECHNOLOGIES INC.

Inventor： 李炳洙 ,  LEE, BYOUNG SU ,  金燦基 ,  KIM, CHAN KI ,  徐榮浩 ,  SEO, YOUNG HO

IPC: H01L27/146 ,  G01J1/42 ,  G01J5/02 ,  G01J5/60

CPC classification number: G01S17/89 ,  G01J3/02 ,  G01J3/0208 ,  G01J3/027 ,  G01J3/0278 ,  G01J3/51 ,  G01J3/513 ,  G01S7/4816 ,  G01S7/491 ,  G01S17/87 ,  H04N5/2256 ,  H04N5/33 ,  H04N5/3696

公开(公告)号：US20160372512A1

公开(公告)日：2016-12-22

申请号：US14902085

申请日：2014-04-30

Applicant: SILICONFILE TECHNOLOGIES INC.

Inventor： Heui Gyun AHN

IPC: H01L27/146 ,  H01L21/683

CPC classification number: H01L27/14687 ,  H01L21/6835 ,  H01L24/02 ,  H01L24/03 ,  H01L24/92 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14685 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2224/0231 ,  H01L2224/03002 ,  H01L2224/92 ,  H01L2924/00014 ,  H01L2221/683 ,  H01L21/304 ,  H01L21/76898 ,  H01L2224/03

Abstract: The present invention relates to a technology for simply performing a process of forming a pad on the rear surface of a via hole in a packing process in a process of forming a pad of a wafer. The present invention is characterized by a packing process in a process for manufacturing a wafer, the packing process comprising the steps of: attaching glass to the upper portion of a micro lens and then separating a handling wafer from an element wafer, thereby exposing metal layers formed on the element wafer to the outside; and forming pads for the metal layers.

Abstract translation: 本发明涉及一种用于在形成晶片垫的过程中在包装过程中简单地执行在通孔的后表面上形成焊盘的工艺的技术。 本发明的特征在于在制造晶片的过程中的包装过程，所述包装过程包括以下步骤：将玻璃附着到微透镜的上部，然后将处理晶片与元件晶片分离，由此暴露金属层 在元件晶片上形成到外部; 以及用于金属层的成形垫。

公开(公告)号：US20160284745A1

公开(公告)日：2016-09-29

申请号：US15022877

申请日：2014-08-22

Applicant: SILICONFILE TECHNOLOGIES, INC.

Inventor： Jae-Young PARK ,  Ho-Soo KIM

IPC: H01L27/146

CPC classification number: H01L27/1462 ,  H01L27/14627 ,  H01L27/14636 ,  H01L27/14645

Abstract: The present invention relates to an image sensor chip of which the efficiency such as sensitivity/quantum efficiency (QE) and the like can be improved by forming an antireflection film on a layer from which most reflection occurs in the image sensor chip, and image degradation can be additionally improved by preventing a ghost phenomenon and a flare phenomenon.

Abstract translation: 本发明涉及通过在图像传感器芯片中发生大多数反射的层上形成抗反射膜而提高其灵敏度/量子效率（QE）等效率的图像传感器芯片，以及图像劣化 可以通过防止重影现象和闪光现象来另外改进。