公开(公告)号：CN108461499A

公开(公告)日：2018-08-28

申请号：CN201810154276.3

申请日：2018-02-22

Applicant: 三星电子株式会社

Inventor： 宋旼莹 ,  吕次东 ,  李载德 ,  张在薰

IPC: H01L27/11551 ,  H01L27/11578 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 本发明提供一种三维(3D)半导体存储器件及其操作方法，该3D半导体存储器件包括：电极结构，包括垂直堆叠在基板上并在第一方向上延伸的多个单元电极、以及顺序堆叠在所述多个单元电极上的下部串选择电极和上部串选择电极；第一垂直结构，穿过下部串选择电极和上部串选择电极以及所述多个单元电极；第二垂直结构，与上部串选择电极间隔开并穿过下部串选择电极和所述多个单元电极；以及第一位线，与电极结构相交并在不同于第一方向的第二方向上延伸。第一位线共同地接到第一垂直结构和第二垂直结构。第二垂直结构不延伸穿过上部串选择电极。

公开(公告)号：CN107527914A

公开(公告)日：2017-12-29

申请号：CN201710228091.8

申请日：2017-04-10

Applicant: 三星电子株式会社

Inventor： 姜信焕 ,  李宪奎 ,  金森宏治 ,  李载德 ,  张在薰 ,  金光洙

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53271 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/04 ,  H01L29/16

Abstract: 公开了一种垂直非易失性存储器装置及其制造方法。所述垂直非易失性存储器装置包括：基底，包括单元区；下绝缘层，位于基底上；下布线图案，位于单元区中，具有预定图案并且穿过下绝缘层连接到基底；以及多个垂直沟道层，在单元区中在相对于基底的顶表面的垂直方向上延伸，在相对于基底的顶表面的水平方向上彼此分隔开，并且电连接到下布线图案。存储器装置还包括多个栅电极，多个栅电极在单元区中沿垂直沟道层的侧壁在垂直方向上与层间绝缘层交替地堆叠并且形成为沿水平方向在第一方向上延伸。

公开(公告)号：CN102163456B

公开(公告)日：2016-08-24

申请号：CN201110039569.5

申请日：2011-02-17

Applicant: 三星电子株式会社

Inventor： 韩真晚 ,  沈善一 ,  金汉洙 ,  张在薰 ,  孙炳根

IPC: G11C16/02 ,  G11C16/06 ,  G11C16/16

CPC classification number: G11C16/04 ,  G11C16/10 ,  G11C16/16 ,  G11C16/3418 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明是一种非易失性存储器件、其操作方法以及包括其的存储系统。提供一种操作非易失性存储器件的方法，该非易失性存储器件包括衬底和存储块，所述存储块具有沿着与衬底相交的方向堆叠的多个存储单元。所述方法包括：从被选存储块的子块当中的被选子块读取数据；以及响应于对被选子块的读取，选择性地刷新被选存储块的每个子块，其中，所述被选存储块的每个子块被单独擦除。

公开(公告)号：CN101859778B

公开(公告)日：2015-04-08

申请号：CN201010163558.3

申请日：2010-04-12

Applicant: 三星电子株式会社

Inventor： 郑载勋 ,  金汉洙 ,  张在薰 ,  赵厚成 ,  金敬勋

IPC: H01L27/115 ,  H01L23/522

CPC classification number: H01L27/11578 ,  H01L27/115 ,  H01L27/11517 ,  H01L27/11565 ,  H01L27/11582

Abstract: 本发明提供一种具有三维结构的非易失性存储器件。该非易失性存储器件可以包括：单元阵列，具有三维地布置在半导体基板上的线状的多个导电图案，单元阵列彼此分离；半导体图案，从半导体基板延伸以与导电图案的侧壁交叉；公共源极区，沿导电图案延伸的方向设置在半导体图案下部分之下的半导体基板中；第一杂质区，设置在半导体基板中，使得第一杂质区沿与导电图案交叉的方向延伸以电连接公共源极区；以及第一接触孔，暴露第一杂质区的在分离的单元阵列之间的部分。

公开(公告)号：CN102163456A

公开(公告)日：2011-08-24

申请号：CN201110039569.5

申请日：2011-02-17

Applicant: 三星电子株式会社

Inventor： 韩真晚 ,  沈善一 ,  金汉洙 ,  张在薰 ,  孙炳根

IPC: G11C16/02 ,  G11C16/06 ,  G11C16/16

CPC classification number: G11C16/04 ,  G11C16/10 ,  G11C16/16 ,  G11C16/3418 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明是一种非易失性存储器件、其操作方法以及包括其的存储系统。提供一种操作非易失性存储器件的方法，该非易失性存储器件包括衬底和存储块，所述存储块具有沿着与衬底相交的方向堆叠的多个存储单元。所述方法包括：从被选存储块的子块当中的被选子块读取数据；以及响应于对被选子块的读取，选择性地刷新被选存储块的每个子块，其中，所述被选存储块的每个子块被单独擦除。

公开(公告)号：CN102104034A

公开(公告)日：2011-06-22

申请号：CN201010596401.X

申请日：2010-12-20

Applicant: 三星电子株式会社

Inventor： 沈载株 ,  金汉洙 ,  赵源锡 ,  张在薰 ,  曹雨辰

IPC: H01L25/00 ,  H01L27/115 ,  H01L23/528 ,  H01L21/768 ,  H01L21/8239 ,  G11C7/12 ,  G11C7/18

CPC classification number: H01L23/3157 ,  H01L21/76816 ,  H01L23/291 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种三维半导体器件。该三维半导体器件可包括：模结构，具有间隙区；以及互连结构，包括设置在间隙区中的多个互连图案。该模结构可包括限定互连图案的上表面和下表面的层间模以及限定低于层间模的互连图案的侧壁的侧壁模。