公开(公告)号：CN107068565A

公开(公告)日：2017-08-18

申请号：CN201610879028.6

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 金局泰 ,  孙豪成 ,  申东石 ,  沈铉准 ,  李周利 ,  张星旭

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0924 ,  H01L21/26586 ,  H01L21/823814 ,  H01L21/823821 ,  H01L27/092 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/167 ,  H01L29/7851 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了一种半导体器件和一种制造半导体器件的方法。可在衬底上形成伪栅电极层和伪栅极掩模层。可将伪栅极掩模层图案化以形成伪栅极掩模，从而暴露出伪栅电极层的一部分。可通过倾斜离子注入将离子注入伪栅电极层的暴露部分中以及伪栅电极层的与伪栅电极层的暴露部分邻近的一部分中，以在伪栅电极层中形成生长阻挡层。可利用伪栅极掩模作为蚀刻掩模对伪栅电极层进行蚀刻，以形成伪栅电极。可在包括伪栅电极和伪栅极掩模的伪栅极结构的侧表面上形成间隔件。可执行选择性外延生长工艺，以形成外延层。