公开(公告)号：CN102136486B

公开(公告)日：2015-11-25

申请号：CN201010622415.4

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 张衡善 ,  权云星 ,  赵泰济 ,  姜芸炳 ,  金晶焕

IPC: H01L27/146

CPC classification number: H01L31/18 ,  H01L27/14618 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2224/13

Abstract: 本发明提供了一种半导体封装件。该半导体封装件包括：半导体芯片，具有第一表面、第二表面和像素区域；第一粘合图案，设置在第一表面上；第二粘合图案，设置在第一粘合图案和像素区域之间并设置在第一表面上；多个外部连接端子，设置在第二表面上，其中，第二粘合图案和外部连接端子设置为彼此叠置。

公开(公告)号：CN104779215A

公开(公告)日：2015-07-15

申请号：CN201510018605.8

申请日：2015-01-14

Applicant: 三星电子株式会社

Inventor： 崔允硕 ,  权赫万 ,  赵汊济 ,  赵泰济

IPC: H01L23/12

CPC classification number: H01L23/481 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/071 ,  H01L25/074 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/06134 ,  H01L2224/06136 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06562 ,  H01L2924/13091 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/00

Abstract: 本公开提供了一种堆叠式半导体封装件，该堆叠式半导体封装件由于堆叠在下芯片上的上半导体芯片的特征而使得对下半导体芯片的设计限制最小化。该堆叠式半导体封装件包括：下芯片，其具有设置有多个穿通电极的穿通电极区域；以及至少一个上芯片，其堆叠在下芯片上并且具有设置有对应于多个穿通电极的多个接合焊盘的焊盘区域。所述焊盘区域沿着将上芯片的有源表面二等分的中心轴线设置。设置上芯片的焊盘区域的中心轴线布置在从下芯片的有源表面在纵向上的中心轴线移位的位置。

公开(公告)号：CN104701289A

公开(公告)日：2015-06-10

申请号：CN201410741246.4

申请日：2014-12-08

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  赵泰济

IPC: H01L23/488 ,  H01L23/522 ,  H01L21/768

CPC classification number: H01L24/97 ,  H01L21/563 ,  H01L23/3128 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L2924/12042 ,  H01L2924/00

Abstract: 本发明提供包括具有穿透硅通孔(TSV)的芯片的半导体封装以及制造该半导体封装的方法，以通过减轻或防止在最上面的芯片处发生的破裂而提供可靠且较薄的半导体封装。可以提供半导体封装，该半导体封装包括：基板；第一芯片，堆叠在基板上，第一芯片包括多个穿透硅通孔(TSV)；最上面的芯片，堆叠在第一芯片上，最上面的芯片比第一芯片厚；第一间隙填充部分，覆盖最上面的芯片的侧表面的至少一部分同时填充第一芯片与最上面的芯片之间的空间；以及密封剂，用于密封第一芯片、最上面的芯片和第一间隙填充部分。

公开(公告)号：CN102468264A

公开(公告)日：2012-05-23

申请号：CN201110374827.5

申请日：2011-11-16

Applicant: 三星电子株式会社

Inventor： 任允赫 ,  金钟延 ,  赵泰济 ,  姜芸炳

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H01L24/81 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/06181 ,  H01L2224/11001 ,  H01L2224/13025 ,  H01L2224/13075 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明提供了一种包括第一凸起和第二凸起的凸起结构、一种包括该凸起结构的半导体封装件和一种制造该半导体封装件的方法。所述凸起结构包括：第一凸起，设置在基底的连接焊盘上，所述第一凸起包括从所述连接焊盘延伸的多条纳米线和连接所述多条纳米线的端部的主体；第二凸起，设置在所述第一凸起的所述主体上。

公开(公告)号：CN114497006A

公开(公告)日：2022-05-13

申请号：CN202111200531.1

申请日：2021-10-14

Applicant: 三星电子株式会社

Inventor： 李大虎 ,  赵泰济

IPC: H01L25/065

Abstract: 一种本发明构思的堆叠芯片封装包括：第一芯片和堆叠在所述第一芯片上的第二芯片。所述第一芯片可以包括第一单元阵列区、包括第一核心端子的第一核心电路区、以及包括多个第一外围电路端子的第一外围电路区。所述第二芯片可以包括：第二单元阵列区，在所述第一单元阵列区上；第二核心电路区，在所述第一核心电路区上并包括第二核心端子；以及贯通孔，在所述第一外围电路区上并连接到所述多个第一外围电路端子中的至少一个第一外围电路端子。

公开(公告)号：CN106847795B

公开(公告)日：2022-04-19

申请号：CN201611040818.1

申请日：2016-11-11

Applicant: 三星电子株式会社

Inventor： 郭柄铢 ,  闵台洪 ,  李仁荣 ,  赵泰济

IPC: H01L25/07

Abstract: 提供了一种半导体装置，通过对黏合材料的飘移控制以固定半导体芯片来提高所述半导体装置的工艺能力和可靠性。半导体装置包括：第一半导体芯片，包括彼此相对的第一表面和第二表面；飘移控制结构，形成在第一半导体芯片的第一表面处；以及第二半导体芯片，安装在第一半导体芯片的第一表面上。第二半导体芯片与飘移控制结构的至少一部分叠置。

公开(公告)号：CN105390478B

公开(公告)日：2020-11-17

申请号：CN201510497228.0

申请日：2015-08-13

Applicant: 三星电子株式会社

Inventor： 高永权 ,  金兑炯 ,  金知晃 ,  徐善京 ,  赵泰济

IPC: H01L23/544 ,  H01L25/16

Abstract: 提供了半导体装置，所述半导体装置包括：第一半导体基板，第一划片线区和第一芯片区限定在第一半导体基板中；第一对准记号，位于第一半导体基板内部并且位于第一划片线区中，以与第一半导体基板的上侧分隔开；第二半导体基板，位于第一半导体基板上，第二划片线区和第二芯片区限定在第二半导体基板中；第二对准记号，位于第二半导体基板内部并且位于第二划片线区中，以与第二半导体基板的上侧分隔开，其中，第二半导体基板位于第一半导体基板上，使得第一对准记号的位置和第二对准记号的位置彼此对应。

公开(公告)号：CN104779215B

公开(公告)日：2019-07-05

申请号：CN201510018605.8

申请日：2015-01-14

Applicant: 三星电子株式会社

Inventor： 崔允硕 ,  权赫万 ,  赵汊济 ,  赵泰济

IPC: H01L23/12

CPC classification number: H01L23/481 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/071 ,  H01L25/074 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05553 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/06134 ,  H01L2224/06136 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06562 ,  H01L2924/13091 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/00

Abstract: 本公开提供了一种堆叠式半导体封装件，该堆叠式半导体封装件由于堆叠在下芯片上的上半导体芯片的特征而使得对下半导体芯片的设计限制最小化。该堆叠式半导体封装件包括：下芯片，其具有设置有多个穿通电极的穿通电极区域；以及至少一个上芯片，其堆叠在下芯片上并且具有设置有对应于多个穿通电极的多个接合焊盘的焊盘区域。所述焊盘区域沿着将上芯片的有源表面二等分的中心轴线设置。设置上芯片的焊盘区域的中心轴线布置在从下芯片的有源表面在纵向上的中心轴线移位的位置。

公开(公告)号：CN105609430B

公开(公告)日：2018-07-06

申请号：CN201510802368.4

申请日：2015-11-19

Applicant: 三星电子株式会社

Inventor： 张根豪 ,  姜芸炳 ,  赵泰济

IPC: H01L21/58

CPC classification number: H01L21/6836 ,  H01L21/304 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/36 ,  H01L23/544 ,  H01L24/02 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/95 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2221/68386 ,  H01L2223/5446 ,  H01L2224/02331 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05024 ,  H01L2224/11002 ,  H01L2224/11009 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11614 ,  H01L2224/11849 ,  H01L2224/13026 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13562 ,  H01L2224/13611 ,  H01L2224/13613 ,  H01L2224/1362 ,  H01L2224/13639 ,  H01L2224/13647 ,  H01L2224/13664 ,  H01L2224/14519 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16245 ,  H01L2224/17181 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/18161

Abstract: 本发明提供了制造半导体封装件的方法。所述方法包括步骤：在衬底的第一表面上形成包括金属的保护层，以覆盖设置在衬底的第一表面上的半导体器件；利用粘合构件将支承衬底附着至保护层；处理与保护层相对的衬底的第二表面，以去除衬底的一部分；以及将支承衬底从衬底拆卸。

公开(公告)号：CN104241229B

公开(公告)日：2017-10-13

申请号：CN201410279831.7

申请日：2014-06-20

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  马金希 ,  李仁荣 ,  赵文祺 ,  赵汊济 ,  赵泰济

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50

CPC classification number: H01L21/561 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05548 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/119 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/17051 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/81005 ,  H01L2224/81007 ,  H01L2224/92 ,  H01L2224/92227 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/11 ,  H01L2224/03 ,  H01L21/568 ,  H01L21/78 ,  H01L2224/1191 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2924/00012

Abstract: 本发明提供了具有贯穿电极的半导体封装及其制造方法。该方法可以包括：设置包括第一电路层的第一基板；在第一基板的前表面上形成前模制层；研磨第一基板的背表面；形成穿透第一基板以电连接到第一电路层的第一贯穿电极；在第一基板的背表面上设置第二基板，第二基板包括电连接到第一贯穿电极的第二电路层；在第一基板的背表面上形成后模制层，后模制层包封第二基板；以及去除前模制层。