公开(公告)号：KR1020110038327A

公开(公告)日：2011-04-14

申请号：KR1020090095571

申请日：2009-10-08

Applicant: 삼성전기주식회사 ,  고려대학교 산학협력단

Inventor： 박철균 ,  이재성 ,  김동현

IPC: H03H11/12 ,  H03F1/34

CPC classification number: H03F1/483 ,  H03F3/45183 ,  H03F2200/36 ,  H03F2203/45652

Abstract: PURPOSE: A wideband active circuit with a feedback structure is provided to remarkably improve the bandwidth by forming a feedback structure which feeds back a signal of an output terminal to an active load. CONSTITUTION: An active load unit(100) provides load varying according to control voltage, and an active circuit unit(200) is connected between the active load unit and the ground. The active circuit unit outputs a signal corresponding to a preset bandwidth among the input signals. A feedback circuit unit(300) is formed between an output terminal of the active circuit unit and the active load unit, and supplies the signal of the output terminal of the active circuit unit to the active load unit. The active load unit is formed between the power voltage terminal and an output terminal in cascode structure.

Abstract translation: 目的：提供具有反馈结构的宽带有源电路，通过形成将输出端子的信号反馈到有源负载的反馈结构来显着提高带宽。 构成：有源负载单元（100）根据控制电压提供负载变化，有源电路单元（200）连接在有源负载单元和地之间。 有源电路单元在输入信号之间输出与预设带宽对应的信号。 在有源电路单元的输出端子和有源负载单元之间形成反馈电路单元（300），并将有源电路单元的输出端子的信号提供给有源负载单元。 有源负载单元以级联结构形成在电源电压端子和输出端子之间。

公开(公告)号：KR101020841B1

公开(公告)日：2011-03-09

申请号：KR1020080029867

申请日：2008-03-31

Applicant: 고려대학교 산학협력단

Inventor： 이재성 ,  윤대근

IPC: H01L21/8238

Abstract: 본 발명은 웨이퍼 등의 실리콘기판에 P형 MISFET와 N형 III-V 화합물 HEMT를 일괄제작 방식으로 집적시킨 CMOS 장치 및 이의 제조방법에 관한 것이다.
구체적으로 본 발명은 금속게이트와 소스 및 드레인영역을 갖는 P형 및 N형 FET를 포함하는 CMOS 장치로서, 제 1 및 제 2 영역이 구분 정의된 실리콘기판과; 상기 실리콘기판 일면의 상기 제 1 영역에 형성된 P형 MISFET와; 상기 MISFET 및 상기 제 1 영역을 덮는 제 1 보호막과; 상기 실리콘기판 일면의 상기 제 2 영역에 형성된 N형 HEMT와; 상기 제 1 보호막과 상기 HEMT 및 상기 제 2 영역을 덮는 제 2 보호막과; 상기 제 1 및 제 2 보호막을 관통하여 상기 MISFET의 제 1 금속게이트, 소스 및 드레인영역에 각각 연결된 제 1 게이트, 소스, 드레인전극과; 상기 제 2 보호막을 관통하여 상기 HEMT의 제 2 금속게이트, 소스 및 드레인영역에 각각 연결된 제 2 게이트, 소스, 드레인전극을 포함하는 CMOS 장치 및 이의 제조방법을 제공한다..

公开(公告)号：KR101013924B1

公开(公告)日：2011-02-14

申请号：KR1020080062006

申请日：2008-06-27

Applicant: 고려대학교 산학협력단

Inventor： 오용호 ,  김수연 ,  이재성

IPC: H01L29/93 ,  H01L29/78

Abstract: 본 발명은 밀리미터 웨이브(millimeter wave) 등의 고주파 동작특성에도 불구하고 Q-인자(Q-factor)의 유지 및 개선과 더불어 상대적으로 넓은 튜닝범위(tuning range)를 확보할 수 있어 RFIC(Radio Frequency Integrated Circuit) 등에 적용 가능한 큐-인자가 개선된 모스 버랙터가 구비된 반도체 집적회로 및 이의 제조방법에 관한 것이다. 구체적으로 본 발명은 (a) 버랙터를 위한 제 1 활성영역과 트랜지스터를 위한 제 2 활성영역이 구분 정의된 실리콘기판을 준비하는 단계와; (b) 상기 제 1 활성영역에 제 1 도핑농도(D1)의 제 1 폴리실리콘게이트를 포함하는 MOS 버랙터를 형성하고, 상기 제 2 활성영역에 제 2 도핑농도(D2, 단 D1

公开(公告)号：KR1020100097793A

公开(公告)日：2010-09-06

申请号：KR1020090016618

申请日：2009-02-27

Applicant: 고려대학교 산학협력단

Inventor： 이재성 ,  윤종원 ,  윤대근

IPC: H01L29/78

CPC classification number: H01L29/778 ,  H01L29/0891 ,  H01L29/41725

Abstract: PURPOSE: A field effect transistor using III-V compound semiconductor and a fabricating method of the same are provided to improve the yielding rate due to the reduced processing time by omitting or simplifying an additional etching process for gate recess. CONSTITUTION: A buffer layer(22) is formed on a substrate(2). A channel layer(24) is formed on the buffer layer. A high band gap layer(26) is formed on the channel layer. A cap layer(28) is formed on the high band gap layer. Source and drain regions(42, 44) are touched by the cap layer. A metal gate(50) is Scottky connected with the high band gap layer through the gate recess(32).

Abstract translation: 目的：提供使用III-V族化合物半导体的场效应晶体管及其制造方法，以通过省略或简化栅极凹槽的附加蚀刻工艺来缩短处理时间来提高屈服率。 构成：在衬底（2）上形成缓冲层（22）。 在缓冲层上形成沟道层（24）。 在沟道层上形成高带隙层（26）。 盖层（28）形成在高带隙层上。 源极和漏极区域（42,44）被盖层触摸。 金属栅极（50）通过栅极凹槽（32）与高带隙层连接。

公开(公告)号：KR1020100096944A

公开(公告)日：2010-09-02

申请号：KR1020090016053

申请日：2009-02-25

Applicant: 고려대학교 산학협력단

Inventor： 이재성 ,  오용호 ,  김수연

IPC: H01L27/04

Abstract: PURPOSE: An on-wafer inductor and a fabricating method of the same are provided to improve the factor and self resonant frequency property of the on-wafer inductor loaded in the silicon(Si) wafer. CONSTITUTION: A silicon wafer(2) provides multiple insulating layers(12, 22, 32, 42) and also provides an interconnection region(B) including wirings(L1,L2) which are buried in the insulating layer. A damascene hole(I) penetrates the multiple insulating layers and reaches the silicon wafer. A barrier layer(52) is formed along the inner surface of the damascene hole. A low permittivity insulator(62) is filled into the barrier. A pair of inductor electrodes(72) is inserted into the low permittivity insulator while they are separated from each other, so that they are exposed to the top of a damascene hole.

Abstract translation: 目的：提供一种片上电感器及其制造方法，以提高装载在硅（Si）晶片中的晶片上电感器的因子和自谐振频率特性。 构造：硅晶片（2）提供多个绝缘层（12,22,32,42），并且还提供包括掩埋在绝缘层中的布线（L1，L2）的互连区域（B）。 镶嵌孔（I）穿透多个绝缘层并到达硅晶片。 沿着镶嵌孔的内表面形成阻挡层（52）。 将低介电常数绝缘体（62）填充到屏障中。 一对电感器电极（72）被插入到低介电常数绝缘体中，同时彼此分离，使得它们暴露于镶嵌孔的顶部。

公开(公告)号：KR1020090024656A

公开(公告)日：2009-03-09

申请号：KR1020080087500

申请日：2008-09-04

Applicant: 고려대학교 산학협력단

Inventor： 고영규 ,  이재성 ,  이창석

IPC: A61K38/16 ,  A61P9/00

CPC classification number: C07K14/4703 ,  A61K31/7105 ,  A61K38/00 ,  C12N15/113 ,  C12N2310/14 ,  C12Q1/6883 ,  C12Q2600/136 ,  C12Q2600/158 ,  G01N33/5008 ,  G01N33/5061

Abstract: Provided is a medicine, which targets on TRIM72(tripartite motif-containing 7), to exhaust energy of a adipose tissue by promoting differentiation and portliness of skeletal muscles. A muscle or heart reinforcing composition comprises an expression inhibitor or operation restrainer of a TRIM72 protein as active ingredients. The TRIM72 protein has an amino acid sequence of a sequence number 1 or 2. The expression inhibitor or operation restrainer suppresses operation of the TRIM72 protein or down-regulates imprints or translations of a TRIM72 gene.

Abstract translation: 提供了一种以TRIM72（含三分子为主题的7）为目标的药物，通过促进骨骼肌的分化和便携来排出脂肪组织的能量。 肌肉或心脏增强组合物包含作为活性成分的TRIM72蛋白的表达抑制剂或操作抑制剂。 TRIM72蛋白具有序列号1或2的氨基酸序列。表达抑制剂或操作抑制因子抑制TRIM72蛋白的操作或下调TRIM72基因的印记或翻译。

公开(公告)号：KR101993552B1

公开(公告)日：2019-06-26

申请号：KR1020180010531

申请日：2018-01-29

Applicant: 고려대학교 산학협력단

Inventor： 이재성 ,  김정수

IPC: H03L7/187 ,  H03L7/099

公开(公告)号：KR101982434B1

公开(公告)日：2019-05-24

申请号：KR1020180010532

申请日：2018-01-29

Applicant: 고려대학교 산학협력단

Inventor： 이재성 ,  유정환

IPC: H03B5/12

公开(公告)号：KR101733050B1

公开(公告)日：2017-05-08

申请号：KR1020100116247

申请日：2010-11-22

Applicant: 삼성전자주식회사 ,  고려대학교 산학협력단

Inventor： 송인상 ,  황성우 ,  박윤권 ,  주병권 ,  이재성 ,  신제식 ,  김희태

IPC: H01P7/10 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/423 ,  H01L29/66 ,  H01L29/06 ,  H01L29/10 ,  H01L29/41 ,  H01L29/78 ,  H03H9/02

CPC classification number: H01L29/0676 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/1033 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66439 ,  H01L29/785 ,  H03D1/18 ,  H03D3/26 ,  H03D7/12 ,  H03H2009/02314

Abstract: 3개의단자를갖는공진기및 그제조방법이개시된다. 본발명의실시예들에따르면, 공진기가적어도하나의나노와이어를포함함으로써, RF 소자가고성능및 저전력으로구동될수 있고, 나노기술을이용하여공진기를형성함으로써, RF 소자가소형화될수 있으며, 또한, 나노공진기를이용한믹서(Mixer)의형성이가능하여, 공진기기반의기타소자와의집적화가가능하다.

公开(公告)号：KR101716619B1

公开(公告)日：2017-03-14

申请号：KR1020160094508

申请日：2016-07-26

Applicant: 고려대학교 산학협력단

Inventor： 이재성 ,  유정환

IPC: H03B27/00 ,  H03B5/12 ,  H03B5/18 ,  H03L7/099

CPC classification number: H03B27/00 ,  H03B5/1228 ,  H03B5/1265 ,  H03B5/1841 ,  H03L7/099

Abstract: 고주파통신을위한위상고정루프및 이에포함되는듀얼모드전압제어발진기가개시된다. 개시된듀얼모드전압제어발진기는복수개의트랜지스터및 복수개의전송선로를포함하고, 상기듀얼모드전압제어발진기의기본신호의제3 고조파신호를출력하는회로 A; 및상기회로 A와연결되며, 복수개의트랜지스터및 복수개의전송선로를포함하며, 상기기본신호를출력하는회로 B;를포함하되, 상기기본신호는상기위상고정루프내의피드백신호의기초가되는신호이고, 상기제3 고조파신호는상기위상고정루프의출력신호이다.