公开(公告)号：KR100803690B1

公开(公告)日：2008-02-20

申请号：KR1020060075597

申请日：2006-08-10

Applicant: 삼성전자주식회사

Inventor： 윤은정 ,  이성영 ,  김민상 ,  김성민

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  B82Y10/00 ,  G11C13/025 ,  G11C23/00 ,  H01H2059/0045 ,  H01L27/108 ,  H01L27/11568 ,  H01L29/792

Abstract: 전기적-기계적 비휘발성 메모리 장치 및 그 제조 방법에서, 비휘발성 메모리 장치는 적어도 상부 표면이 절연성을 갖는 지지 기판과, 상기 지지 기판 상에 형성되고 서로 대향하도록 배치되는 제1 및 제2 전극 패턴과, 상기 지지 기판 상에 형성되고, 제1 및 제2 전극 패턴의 전면 및 배면과 접촉하면서 상기 제1 및 제2 전극 패턴 사이에 개구부를 생성시키는 절연막 패턴과, 상기 절연막 패턴 상에 구비되고, 상기 절연막 패턴들에 의해 지지되어 상기 제1 및 제2 전극 패턴의 상부면과 제1 간격으로 이격되도록 연장되는 제3 전극 패턴 및 상기 제3 전극 패턴의 저면으로부터 상기 개구부 내로 연장되고, 상기 제1 전극 패턴의 측벽, 제2 전극 패턴의 측벽, 절연막 패턴 및 지지 기판과 각각 이격되고, 전위차에 따라 탄성을 갖는 도전 물질로 이루어지는 제4 전극 패턴을 포함한다. 상기 비휘발성 메모리 장치는 제4 전극 패턴과 지지 기판이 이격되어 있어 동작 특성이 양호하고 높은 신뢰성을 갖는다.

公开(公告)号：KR100796010B1

公开(公告)日：2008-01-21

申请号：KR1020060104432

申请日：2006-10-26

Applicant: 한국전자통신연구원 ,  삼성전자주식회사

Inventor： 권헌국 ,  김준형 ,  김성민 ,  고윤수 ,  정재호 ,  이광천

IPC: H04B1/40 ,  H04B1/50 ,  H04B1/52

CPC classification number: H04B1/406 ,  H04B1/52 ,  H04B1/54

Abstract: A wireless transceiving system for supporting dual modes is provided to support a TDD(Time Division Duplex) mode in a random frequency band adjacent to a lower frequency band and an upper frequency band or a lower frequency band and an upper frequency band of an FDD(Frequency Division Duplex) mode, thereby offering simplification of a system structure. The first selection switch(301) determines a transceiving path of a signal according to a communication mode. The first mixer(306) converts a transmission signal based on the first frequency. A duplexer(302) emits the converted transmission signal to an antenna, and receives a receiving signal received through the antenna in the first communication mode. A BPF(Band Pass Filter)(303) receives the receiving signal in the second communication mode to extract a frequency signal of a set band. The second selection switch(304) selects one signal of the receiving signal received through the duplexer(302) and the receiving signal received through the first selection switch(301), and outputs the selected signal. The second mixer(307) converts the receiving signal outputted from the second switch(304) based on the first frequency or the second frequency, and outputs the converted signal.

Abstract translation: 提供了一种用于支持双模的无线收发系统，以支持与FDD的较低频带和较高频带或较低频带和较低频带相邻的随机频带中的TDD（时分双工）模式（ 频分双工）模式，从而简化系统结构。 第一选择开关（301）根据通信模式确定信号的收发路径。 第一混频器（306）基于第一频率转换发送信号。 双工器（302）将转换的发送信号发送到天线，并且以第一通信模式接收通过天线接收的接收信号。 BPF（带通滤波器）（303）以第二通信模式接收接收信号，提取设定频带的频率信号。 第二选择开关（304）选择通过双工器（302）接收的接收信号和通过第一选择开关（301）接收的接收信号的一个信号，并输出所选择的信号。 第二混频器（307）基于第一频率或第二频率转换从第二开关（304）输出的接收信号，并输出转换的信号。

公开(公告)号：KR1020070119254A

公开(公告)日：2007-12-20

申请号：KR1020060053638

申请日：2006-06-14

Applicant: 삼성전자주식회사

Inventor： 김환준 ,  허미숙 ,  김대엽 ,  원치선 ,  김성민

IPC: H04N19/467 ,  H04N21/8358

CPC classification number: H04N19/467 ,  G06T1/0035 ,  G06T2201/0053

Abstract: A video watermarking apparatus in a compression area and a method thereof are provided to insert a watermark directly in a compression area, and to reduce the load of a memory. A spatial area information analyzer(31) receives bit-streams compressed in an encoder and extracts information about a spatial area of an image for code words forming the bit-stream. An area divider(32) groups the code words according to divided spatial areas based on the information about the spatial area extracted from the spatial area information analyzer(31). An area sign determining module(33) determines the signs of each area. A watermark bit insertion module(34) inserts a watermark into each area according to the sign determined by the area sign determining module(33).

Abstract translation: 提供了一种压缩区域中的视频水印设备及其方法，用于将水印直接插入压缩区域，并减少存储器的负载。 空间区域信息分析器（31）接收在编码器中压缩的比特流，并提取关于形成比特流的码字的图像的空间区域的信息。 区域划分器（32）基于从空间区域信息分析器（31）提取的关于空间区域的信息，根据划分的空间区域对代码字进行分组。 区域符号确定模块（33）确定每个区域的符号。 水印位插入模块（34）根据由区域符号确定模块（33）确定的符号将水印插入每个区域。

公开(公告)号：KR100752661B1

公开(公告)日：2007-08-29

申请号：KR1020060031936

申请日：2006-04-07

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  박동건 ,  김동원 ,  김민상 ,  윤은정

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66825 ,  H01L21/823437 ,  H01L21/823487 ,  H01L21/84 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/1116 ,  H01L27/11534 ,  H01L27/1203 ,  H01L29/42336 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/7881

Abstract: In semiconductor devices, and methods of formation thereof, both planar-type memory devices and vertically oriented thin body devices are formed on a common semiconductor layer. In a memory device, for example, it is desirable to have planar-type transistors in a peripheral region of the device, and vertically oriented thin body transistor devices in a cell region of the device. In this manner, the advantageous characteristics of each type of device can be applied to appropriate functions of the memory device.

公开(公告)号：KR1020070056864A

公开(公告)日：2007-06-04

申请号：KR1020050116009

申请日：2005-11-30

Applicant: 삼성전자주식회사

Inventor： 김성민

IPC: G06F12/02

CPC classification number: H04L49/901 ,  H04L49/90

Abstract: A method and a device for using a reconfigurable transceiving FIFO structure in a wideband stereo codec interface are provided to efficiently utilize a FIFO according to applications by integrating the fixed and divided transceiving FIFO of the wideband stereo codec interface, and realizing an adjustable variable length FIFO structure. The first interface logic(335) transceives voice/audio data with a wideband stereo codec(315), and generates an address/control signal for transmission, and the address/control/write signal for reception. A multiplexer alternatively outputs the signals of the first interface logic according to a toggle signal. A transceiving FIFO memory(355) comprises a transmitting and receiving side(356,358), and transfers read data to be transmitted to the first interface logic and outputs the received read data by reading/writing each area according to the transceiving signal received from the multiplexer. The second interface logic(365) transfers the read data received from the transceiving FIFO memory to a CPU through a bus(375), and transfers the data received from the CPU to the transceiving FIFO memory as write data together with the address/control signal.

Abstract translation: 提供了一种在宽带立体声编解码接口中使用可重新配置的收发FIFO结构的方法和装置，用于通过集成宽带立体声编解码器接口的固定和分频收发FIFO，根据应用有效利用FIFO，并实现可调节可变长度FIFO 结构体。 第一接口逻辑（335）用宽带立体声编解码器（315）收发语音/音频数据，并产生用于发送的地址/控制信号，以及用于接收的地址/控制/写入信号。 复用器根据切换信号交替地输出第一接口逻辑的信号。 收发FIFO存储器（355）包括发送和接收端（356,358），并且将要发送的读取数据传送到第一接口逻辑，并且根据从多路复用器接收的收发信号读/写每个区域来输出接收到的读取数据 。 第二接口逻辑（365）通过总线（375）将从收发FIFO存储器接收的读取数据传送到CPU，并将从CPU接收到的数据作为写入数据与地址/控制信号一起传送到收发FIFO存储器 。

公开(公告)号：KR100724560B1

公开(公告)日：2007-06-04

申请号：KR1020050110986

申请日：2005-11-18

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  윤은정

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02667 ,  H01L21/02639 ,  H01L21/2026 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L29/66795 ,  H01L29/785

Abstract: 결정질 반도체층을 갖는 반도체소자의 제조방법이 제공된다. 이 방법은 반도체기판을 준비하고, 상기 반도체기판 상에 예비 활성패턴을 형성하는 것을 구비한다. 상기 예비 활성패턴은 적어도 한번씩 번갈아가며 적층된 배리어패턴 및 비단결정 반도체패턴을 구비한다. 상기 예비 활성패턴 및 상기 반도체기판을 덮는 희생 비단결정 반도체막을 형성한다. 상기 반도체기판을 시드(seed)층으로 사용하여 상기 희생 비단결정 반도체막 및 상기 비단결정 반도체패턴을 결정화시키어 상기 희생 비단결정 반도체막 및 상기 비단결정 반도체패턴을 각각 희생 결정질 반도체막 및 결정질 반도체패턴으로 변화시킨다. 상기 결정질 반도체패턴 및 상기 배리어패턴은 활성패턴을 구성한다. 상기 희생 결정질 반도체막을 제거한다. 이와 더불어, 결정질 반도체층을 갖는 반도체소자 및 그의 구동방법이 제공된다.

公开(公告)号：KR1020070053038A

公开(公告)日：2007-05-23

申请号：KR1020050110986

申请日：2005-11-18

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  윤은정

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02667 ,  H01L21/02639 ,  H01L21/2026 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L29/66795 ,  H01L29/785

Abstract: In one embodiment, a method of fabricating a semiconductor device having a crystalline semiconductor layer includes preparing a semiconductor substrate and forming a preliminary active pattern on the semiconductor substrate. The preliminary active pattern includes a barrier pattern and a non-single crystal semiconductor pattern. A sacrificial non-single crystal semiconductor layer covers the preliminary active pattern and the semiconductor substrate. By crystallizing the sacrificial non-single crystal semiconductor layer and the non-single crystal semiconductor pattern, using the semiconductor substrate as a seed layer, the sacrificial non-single crystal semiconductor layer and the non-single crystal semiconductor pattern are changed to a sacrificial crystalline semiconductor layer and a crystalline semiconductor pattern, respectively. The crystalline semiconductor pattern and the barrier pattern constitute an active pattern. The sacrificial crystalline semiconductor layer is removed.

公开(公告)号：KR100718233B1

公开(公告)日：2007-05-15

申请号：KR1020050075888

申请日：2005-08-18

Applicant: 삼성전자주식회사

Inventor： 김성민

IPC: H04N5/74

CPC classification number: H04N5/7458 ,  G03B21/008 ,  G03B21/147 ,  G03B21/16 ,  G03B33/08

Abstract: 본 발명은 프로젝션 장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 프로젝션 장치는 영상이 표시되는 스크린과; 다이아몬드형 픽셀로 구성된 디지털 마이크로미러 디바이스와, 상기 디지털 마이크로미러 디바이스로부터 반사된 영상이 상기 스크린의 제1 투사위치와 상기 제1 투사위치로부터 수직 방향으로 소정 간격으로 이격된 제2 투사위치로 교대로 투사되게 하는 SP 조절모듈을 갖는 광학엔진부와; 적어도 하나의 수평 라인을 갖는 패턴 이미지를 생성하는 패턴 이미지 생성부와; 상기 광학엔진부에 의해 상기 스크린에 표시되는 상기 패턴 이미지의 상기 수평 라인의 수직 폭을 검출하는 패턴 이미지 검출부와; 상기 제1 투사위치와 상기 제2 투사위치 중 적어도 어느 하나를 조절하여 상기 패턴 이미지 검출부에 의해 검출된 상기 수평 라인의 폭이 소정의 기준 폭 범위 내가 되도록 상기 SP 조절모듈을 제어하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 다이아몬드형 픽셀로 구성된 디지털 마이크로미러 디바이스를 사용하며 Smooth picture 기술이 적용된 프로젝션 장치에서 자동으로 제1 투사 위치와 제2 투사 위치 간의 간격이 조절될 수 있다.

Abstract translation: 本发明涉及一种投影装置和控制方法。 根据本发明的投影装置包括屏幕，并显示图像; 和金刚石像素数字微镜被配置作为器件，在图像从所述数字微镜器件反射的交替到以预定的间隔在垂直方向上从所述位置时，所述屏幕的第二投影位置间隔开第一突起的第一突出位置 具有SP控制模块，以使投影光学引擎单元; 具有图案图像生成图案图像以产生单元的至少一个水平行; 由光学引擎部分和图案图像检测单元，用于检测所述屏幕上显示的图案图像的水平线的竖直宽度; 第一突出位置和所述第二控制的投影位置中的至少一个，并在图案图像检测单元检测为控制单元，用于基于所述预定的宽度的范围内，控制该SP控制模块向水平线的宽度 和被表征。 以这种方式，使用类金刚石像素组成的数字微反射镜装置，并且可以是自动的第一投影位置与在所述投影装置的第二投影位置调整之间的距离是平滑的图像的技术。

公开(公告)号：KR1020070048465A

公开(公告)日：2007-05-09

申请号：KR1020050105581

申请日：2005-11-04

Applicant: 삼성전자주식회사

Inventor： 김민상 ,  윤은정 ,  이성영 ,  김성민 ,  최용락

IPC: H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/823814 ,  H01L21/28518 ,  H01L21/823828

Abstract: 다중 채널을 갖는 쇼트키 장벽 반도체 장치를 형성하는 방법을 개시한다. 희생층과 채널층이 교대로 적층된 반도체 기판에 소자분리막을 형성한다. 희생 게이트층을 형성하고 희생 게이트 패턴과 반도체 기판이 노출되도록 적층채널 패턴을 형성한다. 노출된 반도체 기판 위와 적층 채널 패턴의 측면을 감싸도록 소스/드레인을 일정 두께의 금속실리사이드 또는 금속으로 형성한다. 희생 게이트 패턴 사이를 완전히 충진하도록 게이트 마스크막을 형성하고 희생 게이트 패턴을 제거한 후 게이트 마스크막을 마스크로 하여 소자분리막에 리세스를 형성하여 적층채널 패턴의 측면을 노출시킨다. 노출된 적층채널 패턴의 측면을 통하여 희생층을 제거한 후 희생 게이트 패턴이 제거된 부분과 소자분리막의 리세스 및 희생층을 도전막으로 채워서 게이트 전극을 형성한다.
다중 채널, 쇼트키 장벽, 채널층, 소스/드레인

公开(公告)号：KR1020070021543A

公开(公告)日：2007-02-23

申请号：KR1020050075888

申请日：2005-08-18

Applicant: 삼성전자주식회사

Inventor： 김성민

IPC: H04N5/74

CPC classification number: H04N5/7458 ,  G03B21/008 ,  G03B21/147 ,  G03B21/16 ,  G03B33/08

Abstract: 본 발명은 프로젝션 장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 프로젝션 장치는 영상이 표시되는 스크린과; 다이아몬드형 픽셀로 구성된 디지털 마이크로미러 디바이스와, 상기 디지털 마이크로미러 디바이스로부터 반사된 영상이 상기 스크린의 제1 투사위치와 상기 제1 투사위치로부터 수직 방향으로 소정 간격으로 이격된 제2 투사위치로 교대로 투사되게 하는 SP 조절모듈을 갖는 광학엔진부와; 적어도 하나의 수평 라인을 갖는 패턴 이미지를 생성하는 패턴 이미지 생성부와; 상기 광학엔진부에 의해 상기 스크린에 표시되는 상기 패턴 이미지의 상기 수평 라인의 수직 폭을 검출하는 패턴 이미지 검출부와; 상기 제1 투사위치와 상기 제2 투사위치 중 적어도 어느 하나를 조절하여 상기 패턴 이미지 검출부에 의해 검출된 상기 수평 라인의 폭이 소정의 기준 폭 범위 내가 되도록 상기 SP 조절모듈을 제어하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 다이아몬드형 픽셀로 구성된 디지털 마이크로미러 디바이스를 사용하며 Smooth picture 기술이 적용된 프로젝션 장치에서 자동으로 제1 투사 위치와 제2 투사 위치 간의 간격이 조절될 수 있다.