반도체 장치 및 이의 제조 방법
    48.
    发明公开
    반도체 장치 및 이의 제조 방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号:KR1020160051376A

    公开(公告)日:2016-05-11

    申请号:KR1020140151278

    申请日:2014-11-03

    Abstract: 금속배선의상면모양조절을통한, 금속배선의일렉트로마이그레이션내성을향상시킴으로써, 신뢰성이개선될수 있는반도체장치를제공하는것이다. 상기반도체장치는기판상에, 제1 트렌치를포함하는제1 층간절연막, 상기제1 트렌치의측벽및 바닥면을따라서형성되고, 노블금속(noble metal)을포함하는제1 라이너막으로, 상기노블금속은 IUPAC(International Union of Pure and Applied Chemistry)의번호붙이기를따르는주기율표의 5 주기및 6 주기에속하고, 8 내지 10 그룹에속하는제1 라이너막, 및상기제1 라이너막상에, 상기제1 트렌치를채우는제1 금속배선으로, 상기제1 금속배선의상면은상기제1 트렌치의바닥면을향해볼록한모양을갖는제1 금속배선을포함한다

    Abstract translation: 本发明提供一种能够通过控制金属线的上部形状来提高金属线的电迁移公差,提高可靠性的半导体装置。 半导体器件包括:第一层间绝缘膜,包括在衬底上的第一沟槽; 沿着第一沟槽的侧壁和地板表面形成的第一衬里膜,并且包括贵金属,其中贵金属属于周期表的周期5和6,符合国际上纯净和应用的联合的编号规则 化学(IUPAC),也属于8至10组; 以及第一金属线,其用第一沟槽填充第一衬垫膜,并且其上表面朝向第一沟槽的地板表面凸出。

Patent Agency Ranking