-
-
公开(公告)号：KR1020150098097A
公开(公告)日：2015-08-27
申请号：KR1020140019226
申请日：2014-02-19
Applicant: 삼성전자주식회사
Abstract: 다양한 실시 에에 따른, 전자 장치의 생체 정보 처리 방법은, 하나의 프로세서를 통해 일반 영역 및 보안 영역으로 동작되는 전자 장치의 생체 정보 처리 방법에 있어서, 일반 영역에서 생체 센서 모듈로부터 생체 정보 입력 이벤트를 검출하는 동작; 상기 일반 영역에서 생체 정보 입력 이벤트를 보안 영역으로 전달하는 동작; 상기 보안 영역에서 생체 정보 입력 이벤트에 응답하여 생체 센서 모듈로부터 센싱 데이터를 획득하는 동작; 및 상기 보안 영역에서 획득된 센싱 데이터를 처리하여 생체 정보 등록 결과 정보 및 생체 인식 결과 정보를 일반 영역으로 전달하는 동작을 포함할 수 있다.
Abstract translation: 根据本发明的各种实施例的用于处理电子设备的生物特征信息的方法处理通过处理器在一般区域和安全区域中操作的电子设备的生物特征信息。 本发明可以包括以下步骤：从一般区域中的生物测定传感器模块检测生物体信息输入事件; 将生物特征信息输入事件从一般区域传送到安全区域; 响应于安全区域中的生物特征信息输入事件，从生物测定传感器模块获得感测数据; 以及通过处理从所述安全区域获得的感测数据，将生物特征信息登记结果和生物特征感测结果信息传送到所述一般区域。
-
公开(公告)号：KR200245079Y1
公开(公告)日：2001-11-30
申请号：KR2019960005980
申请日：1996-03-26
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 본 고안은 버니어 키(Vernier Key)에 관해 개시한다. 본 고안에 의한 버니어 키는, 불연속적으로 형성된 복수개의 패턴들로 구성되어 서로 수직하게 교차하는 세로축과 가로축을 구비하는 제1 버니어 키와 제2 버니어 키로 구성되는 것을 특징으로 한다.
본 고안에 의한 버니어 키는 각각의 전체외형이 십자형(+)이고 서로 수직한 가로축 및 세로축을 구비하는 제1 및 제2 버니어 키로 구성되어 있다. 상기 제1 및 제2 버니어 키의 가로축과 세로축에는 버니어 키별로 서로 다른 형태이며 연속되지 않은 복수개의 패턴을 구비한다.
따라서 본 고안에 의한 버니어 키를 이용하면 상, 하 및 좌, 우의 정렬오차를 동시에 쉽고 정확하게 알 수 있다.-
公开(公告)号：KR1020000021906A
公开(公告)日：2000-04-25
申请号：KR1019980041186
申请日：1998-09-30
Applicant: 삼성전자주식회사
Inventor： 박종훈
IPC: H01L21/00
Abstract: PURPOSE: A method of manufacturing a semiconductor device is provided to improve a tunneling effect by reducing the vicinity of an open tunnel of the semiconductor device. CONSTITUTION: A method of manufacturing a semiconductor device comprises the steps of: forming a photoresist pattern on a semiconductor substrate having an impurity region, a gate oxidation layer and an insulation layer being formed on the substrate; perfectly etching the insulation layer not masked by the photoresist pattern by using the photoresist pattern as a mask and forming a tunnel by etching the gate oxidation layer to a predetermined depth; scattering a seed on the semiconductor substrate having the tunnel; wet-etching the insulation layer in the vicinity of the tunnel of the semiconductor substrate on which the seed is scattered, and the seed on the insulation layer; forming a plurality of pins by wet-etching the gate oxidation layer by using as a mask the seed on the gate oxidation layer of the tunnel of the semiconductor substrate having a wet-etched nitride layer; forming a thin oxidation layer on the semiconductor substrate on which a plurality of pins are formed; and forming a polysilicon layer on the semiconductor substrate having the thin oxidation layer.
Abstract translation: 目的：提供一种制造半导体器件的方法，以通过减少半导体器件的开放式隧道附近来改善隧道效应。 构成：制造半导体器件的方法包括以下步骤：在具有杂质区域的半导体衬底上形成光致抗蚀剂图案，在衬底上形成栅极氧化层和绝缘层; 通过使用光致抗蚀剂图案作为掩模，完全蚀刻未被光致抗蚀剂图案掩蔽的绝缘层，并通过将栅极氧化层蚀刻到预定深度来形成隧道; 将晶种散布在具有隧道的半导体衬底上; 在种子散射的半导体衬底的隧道附近湿式蚀刻绝缘层，并将绝缘层上的种子浸湿; 通过使用具有湿蚀刻氮化物层的半导体衬底的隧道的栅极氧化层上的种子作为掩模来湿法蚀刻栅极氧化层来形成多个引脚; 在其上形成有多个销的半导体基板上形成薄的氧化层; 以及在具有薄氧化层的半导体衬底上形成多晶硅层。
-
公开(公告)号：KR1019970067897A
公开(公告)日：1997-10-13
申请号：KR1019960007377
申请日：1996-03-19
Applicant: 삼성전자주식회사
IPC: H01L27/115
Abstract: EEPROM 제조공정에 있어서 BN
+ 형성방법이 포함되어 있다. 본 발명은 실리콘기판의 전면에 패드산화막 및 질화막을 순차적으로 적층한 후, 상기 결과물의 전면에 BN
+ 영역을 형성하기 위해 포트레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 하여 상기 질화막 및 패드산화막이 일부를 식각하고, 질화막 패턴 및 잔여 패드산화막을 형성하는 단계, 상기 결과물을 애슁한 후 포토레지스트를 스트립하는 단계, 상기 결과물의 전면에 N
+ 이온을 주입하는 단계, 상기 결과물의 BN
+ 영역에 BN
+ 산화막을 형성하는 단계를 순차적으로 수행하는 것을 특징으로 한다. 따라서 본 발명은 잔여 패드산화막이 남아 있는 상태에서 BN
+ 이온주입을 하게 됨으로 실리콘이 손상되지 않고, BN
+ 산화막의 질은 향상시킬 수 있는 장점이 있으며 공정 스텝이 줄어드는 장점이 있다. 이에 따라 본 발명에 따른 BN
+ 산화막 형성방법을 사용함으로써, EEPROM 셀의 특성 및 신뢰도가 향상되고, 수율이 향상되는 장점이 있다.
-
-
-
-
Search Results
115
records
(took 0.021 seconds)
