-
公开(公告)号：KR100522325B1
公开(公告)日：2006-05-09
申请号：KR1019980023412
申请日：1998-06-22
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은 필드 산화물을 성장시키는 세폭스(SEPOX) 공정을 사용하여 커패시터를 제조하는 방법에 관한 것이다. 본 발명의 목적은 일정한 정전용량을 유지하면서 반도체 칩 내에서 커패시터가 차지하는 공간을 축소시켜서 소자의 집적화를 구현하고, 반도체 칩 위에서 커패시터가 차지하는 면적은 동일하게 유지하면서 정전용량을 증가시킬 수 있는 커패시터 제조 방법을 제공하는데 있다. 이러한 목적을 달성하기 위하여 본 발명은 산화막이 형성된 실리콘 기판이 준비되는 단계와, 산화막 위에 돌출부를 갖는 다결정 실리콘막이 형성되는 단계와, 다결정 실리콘막이 부분적으로 산화되어 형성된 제 1 다결정 실리콘판이 내재된 필드 산화물이 형성되는 단계 및 내재된 제 1 다결정 실리콘판에 대응하는 제 2 다결정 실리콘판이 필드 산화물 위에 형성되는 단계를 포함하는 반도체 소자의 커패시터 제조 방법을 제공한다.
-
公开(公告)号：KR1019990011938A
公开(公告)日：1999-02-18
申请号：KR1019970035193
申请日：1997-07-25
Applicant: 삼성전자주식회사
Abstract: 본 발명은 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것이다.
본 발명은, 반도체장치의 제조방법에 있어서, 필드산화막 상의 국부적인 영역에 패드폴리막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역을 포함하는 반도체 기판 상에 절연막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역의 절연막을 제거시켜 상기 패드폴리막을 노출시키는 단계; 및 상기 노출된 패드폴리막 상에 금속막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 와이어본딩공정의 수행시 발생되는 불량을 억제시킴으로써 제품의 신뢰도 및 생산성이 향상되는 효과가 있다.-
-
公开(公告)号：KR100571315B1
公开(公告)日：2006-08-30
申请号：KR1019980021771
申请日：1998-06-11
Applicant: 삼성전자주식회사
IPC: H01L21/265
Abstract: 본 발명은 반도체 소자의 저도핑 드레인 구조의 형성 방법에 관한 것으로서,단순한 공정에 의해서 저도핑 드레인 구조를 형성할 수 있는 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여 본 발명은 게이트와 게이트의 측면을 포함하는 실리콘 기판의 소정의 부분에 이온 주입 마스크를 형성하는 단계를 포함하는 것을 특징으로 합니다. 이에, 고농도의 소스와 드레인 영역을 형성한 후 이온 주입 마스크를 제거하고, 게이트를 마스크로 하여 실리콘 기판의 소정의 부분에 저농도로 이온을 주입함으로써, 저도핑 드레인 구조를 형성할 수 있습니다.-
公开(公告)号：KR1020010084610A
公开(公告)日：2001-09-06
申请号：KR1020000009791
申请日：2000-02-28
Applicant: 삼성전자주식회사
IPC: H01L21/768
Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are to shorten process times and increase the yield by forming a multi-layer metallic wiring and an active device on different substrates, respectively, and then connecting to each other. CONSTITUTION: A field oxide film(12) defining an active region is formed on the first substrate(10), and then a gate oxide film(14) and a gate electrode(16) are formed on the active region. A surface of the substrate is implanted with impurities to form the first impurity region(18). A spacer(20) is formed on a side surface of the gate electrode, and the surface of the substrate is implanted with impurities to form the second impurity region(22). After a contact hole is formed on an interlayer dielectric(26), the first metal wire is covered by a passivation film(32), and then the first bump is formed on each via(34) of the passivation film. The first insulating film(42) is formed on the second substrate(40). The second metal wire(48) is formed on the first interlayer dielectric(46), and the second bump is formed on each via of a passivation(50). The first bump is connected to the second bump, with the first substrate facing to the second substrate.
Abstract translation: 目的：半导体器件及其制造方法分别通过在不同的衬底上形成多层金属布线和有源器件，然后彼此连接来缩短处理时间并提高产量。 构成：在第一衬底（10）上形成限定有源区的场氧化膜（12），然后在有源区上形成栅氧化膜（14）和栅电极（16）。 衬底的表面注入杂质以形成第一杂质区（18）。 在栅电极的侧面上形成有间隔物（20），并且用衬底的表面注入杂质形成第二杂质区（22）。 在层间电介质（26）上形成接触孔之后，第一金属线被钝化膜（32）覆盖，然后在钝化膜的每个通路（34）上形成第一突起。 第一绝缘膜（42）形成在第二基板（40）上。 第二金属线（48）形成在第一层间电介质（46）上，并且在每个通孔上形成第二凸块（50）。 第一凸块连接到第二凸块，第一衬底面向第二衬底。
-
Patent Agency Ranking
公开(公告)号：KR1019980086052A
公开(公告)日：1998-12-05
申请号：KR1019970022290
申请日：1997-05-30
Applicant: 삼성전자주식회사
IPC: H01L27/06
Abstract: 본 발명에 의한 반도체 소자의 커패시터 제조방법은, 반도체 기판 상의 절연막 상에 제 1 폴리실리콘 패턴을 형성하는 공정과, 상기 폴리실리콘 패턴을 포함한 기판 전면에 자연산화막을 성장시키는 공정과, 상기 자연산화막 상에 질화막을 형성하는 공정과, 상기 질화막 상에 연산화막을 성장시키는 단계 및, 상기 열산화막 상의 소정 부분에 제 2 폴리실리콘 패턴을 형성하는 공정으로 이루어져, 커패시터 제조시 요구되는 열처리 공정을 1회 줄일 수 있게 되므로 공정 단순화와 공정 시간 절감을 실현할 수 있게 된다.
-
公开(公告)号：KR1019980068545A
公开(公告)日：1998-10-26
申请号：KR1019970005195
申请日：1997-02-20
Applicant: 삼성전자주식회사
Inventor： 변진현
IPC: H01L21/335
Abstract: 본 발명은 반도체장치의 모오스트랜지스터 제조방법에 관한 것이다.
본 발명은, (1) 반도체 기판 상에 폴리실리콘막 및 텅스텐실리사이드막을 적층시킨 후, 게이트를 형성시키기 위하여 포토공정을 수행하는 S2단계; (2) 상기 (1)의 수행으로 오픈된 상기 텅스텐실리사이드막을 식각시킨 후, 상기 식각으로 오픈되는 상기 폴리실리콘막을 식각시키면서 상기 반도체 기판 상에 폴리머를 형성시키는 S4단계; (3) 상기 (2)의 수행으로 폴리머가 형성된 반도체 기판 상에 고농도의 불순물을 도핑시켜 소스와 드레인을 형성시키는 S6단계; (4) 상기 (2)의 수행으로 형성된 폴리머를 제거시킨 후, 상기 고농도의 불순물이 도핑된 소스와 드레인 영역에 저농도의 불순물을 도핑시키는 S8단계; 및 (5) 상기 (1)의 포토공정수행으로 상기 게이트 상에 잔류하는 포토레지스트를 제거시키는 단계를 포함하여 이루어짐을 특징으로 한다.
따라서, 공정 스텝의 단축으로 생산성이 향상되는 효과가 있다.-
公开(公告)号：KR100481832B1
公开(公告)日：2005-07-18
申请号：KR1019970035193
申请日：1997-07-25
Applicant: 삼성전자주식회사
Abstract: 본 발명은 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것이다.
본 발명은,반도체장치의 제조방법에 있어서, 필드산화막 상의 국부적인 영역에 패드폴리막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역을 포함하는 반도체 기판 상에 절연막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역의 절연막을 제거시켜 상기 패드폴리막을 노출시키는 단계; 및 상기 노출된 패드폴리막 상에 금속막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 와이어본딩공정의 수행시 발생되는 불량을 억제시킴으로써 제품의 신뢰도 및 생산성이 향상되는 효과가 있다.-
公开(公告)号：KR200245079Y1
公开(公告)日：2001-11-30
申请号：KR2019960005980
申请日：1996-03-26
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 본 고안은 버니어 키(Vernier Key)에 관해 개시한다. 본 고안에 의한 버니어 키는, 불연속적으로 형성된 복수개의 패턴들로 구성되어 서로 수직하게 교차하는 세로축과 가로축을 구비하는 제1 버니어 키와 제2 버니어 키로 구성되는 것을 특징으로 한다.
본 고안에 의한 버니어 키는 각각의 전체외형이 십자형(+)이고 서로 수직한 가로축 및 세로축을 구비하는 제1 및 제2 버니어 키로 구성되어 있다. 상기 제1 및 제2 버니어 키의 가로축과 세로축에는 버니어 키별로 서로 다른 형태이며 연속되지 않은 복수개의 패턴을 구비한다.
따라서 본 고안에 의한 버니어 키를 이용하면 상, 하 및 좌, 우의 정렬오차를 동시에 쉽고 정확하게 알 수 있다.-
公开(公告)号：KR100227820B1
公开(公告)日：1999-11-01
申请号：KR1019960016479
申请日：1996-05-16
Applicant: 삼성전자주식회사
Inventor： 변진현
IPC: H01L21/00
Abstract: 반도체 제조설비의 클린룸(Clean Room)의 입구에 설치되어 클린룸내에 들어가기 전에 출입자의 방진복에 묻은 먼지 등을 제거하기 위한 에어샤워에 관한 것이다.
본 발명의 구성은 에어를 방출하도록 천정(11) 및 양측벽(12)(13)에 각각 설치된 복수개의 노즐(16)과, 상기 각 노즐과 에어공급원을 연결하는 주름관(17)으로 구성된 반도체 제조설비용 에어샤워에 있어서, 상기 각 노즐(16)이 양측에 고정된 축(18)을 중심으로 회전가능하게 설치되고, 상기 노즐의 에어방출구(15)로부터 에어가 소정의 방출영역으로 방출되도록 각 노즐을 소정각도의 범위내에서 동일방향으로 동시에 왕복회전시키는 노즐구동수단이 포함되어 이루어진다.
따라서, 각 노즐이 소정각도 회전되어 에어방출영역이 넓어짐으로써 파티클 제거효율이 증대되는 것이고, 특히 다인용의 에어샤워실에 효과적으로 적용되며, 천정측 노즐과 양측벽 노즐에서 방출되는 에어가 서로 충돌하지 않아 난기류를 발생하지 않는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.019 seconds)
