公开(公告)号：KR100727320B1

公开(公告)日：2007-06-12

申请号：KR1020050064380

申请日：2005-07-15

Applicant: 삼성전자주식회사

Inventor： 정우표

IPC: G11C5/14

CPC classification number: G11C5/143 ,  G11C11/417

Abstract: 반도체 장치의 전원공급 회로 및 전원공급 방법이 개시되어 있다. 전원공급 회로는 제 1 버퍼, 제 2 버퍼, 스위치, 및 디커플링 커패시터를 구비한다. 제 1 버퍼는 제 1 전원전압을 버퍼링하여 제 1 전원라인에 제공하고, 제 2 버퍼는 대기모드 신호에 응답하여 제 1 전원전압보다 낮은 제 2 전원전압을 버퍼링하여 제 2 전원라인에 제공한다. 스위치는 대기모드 신호에 응답하여 대기모드 신호가 디스에이블 되었을 때 제 1 전원라인과 제 2 전원라인을 전기적으로 연결한다. 디커플링 커패시터는 동작모드가 대기 모드에서 액티브 모드로 바뀔 때 제 1 전원라인과 제 2 전원 라인에 의한 전하공유에 걸리는 시간을 줄이는 기능을 한다. 따라서, 전원공급 회로는 동작모드가 대기 모드에서 액티브 모드로 바뀔 때 낮은 전원전압에서 높은 전원전압으로 빠르게 천이할 수 있다.

公开(公告)号：KR1019990054401A

公开(公告)日：1999-07-15

申请号：KR1019970074213

申请日：1997-12-26

Applicant: 삼성전자주식회사

Inventor： 정우표 ,  전준영

IPC: G11C11/40

Abstract: 본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 기입 및 독출 동작을 제어하는 반도체 메모리 장치에 관한 것으로서, 외부로부터 입력되는 기입 인에이블 신호, 출력 인에이블 신호에 응답하여 기입 및 독출 동작을 제어하는 반도체 메모리 장치에 있어서, 기입 인에이블 신호에 응답하여 기입 동작을 제어하위한 기입 인에이블 버퍼와; 상기 기입 제어 신호에 응답하여 기입 동작을 위한 기입 신호를 발생하는 기입 제어 회로와; 출력 인에이블 신호에 응답하여 출력 제어 신호를 발생하는 출력 인에이블 버퍼와; 칼럼 어드레스 스트로브 신호에 응답하여 상기 기입 제어 신호를 전달하는 전달 회로와; 상기 출력 제어 신호에 응답하여 독출 동작을 활성화시키고, 상기 전달 회로를 통한 기입 제어 신호에 응답하여 독출 동작을 비활성화시키는 출력 제어 회로와; 상기 출력 제어 수단이 활성화될 때, 출력 신호를 발생하는 데이터 출력 버퍼와; 상기 출력 제어 신호와 상기 전달 회로를 통한 기입 제어 신호에 응답하여 상기 기입 제어 회로를 비활성화시키는 신호를 발생하는 기입 차단 회로를 포함한다.

公开(公告)号：KR1019980073526A

公开(公告)日：1998-11-05

申请号：KR1019970008842

申请日：1997-03-15

Applicant: 삼성전자주식회사

Inventor： 전준영 ,  정우표

IPC: H01L23/528

Abstract: 본 발명은 파워 라인을 통해 인가되는 노이즈의 영향을 줄일 수 있는 반도체 메모리 장치의 레이아웃에 관한 것으로, 복수의 셀이 연결된 비트라인쌍들 및 상기 비트라인쌍들을 센스엠프하는 복수의 센스엠프 회로를 갖는 어레이 영역과, 상기 어레이 영역상의 어레이를 구동시키는 주변회로 영역을 구비하고, 상기 주변회로 영역은, 상기 어레이 영역에 전원접압을 공급하는 복수의 전원라인과, 상기 어레이 영역에 접지전압을 공급하는 복수의 접지라인을 포함한다. 이 때, 상기 복수의 전원라인은 복수의 메인전원라인과, 이 메인전원라인에 연결되어 상기 어레이 영역에 전원전압을 공급하되, 상기 어레이 영역 상에서 단절된 형태로 구성된 복수의 서브전원라인을 갖고, 상기 복수의 접지라인은 복수의 메인접지라인과, 이 메인접지라인에 연결되어 상기 어레이 영역에 접지전압을 공급하되, 상기 어레이 영역 상에서 단절된 형태로 구성된 복수의 서브접지라인을 포함한다. 이와 같은 장치에 의해서, 서브전원라인과 서브접지라인을 통해 어레이에 전달되는 노이즈 영향을 줄일 수 있다.

公开(公告)号：KR1019970051101A

公开(公告)日：1997-07-29

申请号：KR1019950065882

申请日：1995-12-29

Applicant: 삼성전자주식회사

Inventor： 정우표

IPC: G11C5/14

Abstract: 본 발명은 반도에 메모리 장치의 내부전원전압 발생회로에 관한 것으로서, 특히 스탠바이 사이클에서는 제1기준전압을 선택하고 액티브 사이클에서는 제2기준전압을 선택하여 출력하는 기준전압 선택부; 스탠바이 사이클에서 선택된 제1기준전압을 입력하여 내부전원전압을 발생하고 액티브 사이클에서는 제2기준전압을 입력하여 내부전원전압을 발생하는 스탠바이 내부전원전압 발생부; 및 액티브 사이클에서 선택된 제2기준전압을 입력하여 내부전원전압을 발생하는 액티브 내부전원전압을 발생부를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 액티브 사이클에서 내부전원전압의 오버슈팅을 감소시킬 수 있다.

公开(公告)号：KR1019960038993A

公开(公告)日：1996-11-21

申请号：KR1019950010164

申请日：1995-04-27

Applicant: 삼성전자주식회사

Inventor： 정우표 ,  전준영

IPC: G11C11/407

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야 :
본 발명은 비트라인 프라차아지회로와 등화회로 및 그 배치방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
센스앰프회로에 단위메모리셀블럭이 공통으로 접속되는 종래의 프리차아지회로 및 등화회로에서는 분리게이트로 구분되는 비트라인의 영역에 따라 프라차아지 및 등화특성이 다르므로서 엑세스동작이 느리고 오동작이 발생하는 등의 문제점이 있었다.
3. 발명의 해결방법의 요지 :
본 발명에서는 분리게이트로 구분되는 각 영역마다 프리차아지회로 및 등화회로를 구비하므로서 프리차아지 및 등화특성을 개선하였다.
4. 발명의 중요한 용도 :
각 영역마다 독립적으로 프리차아지 및 등화되는 회로를 구비하므로서 프리차아지 및 등화속도가 빨라졌고 오동작 없는 안정된 반도체 메모리장치가 구현된다. 이러한 회로는 저전원전압일 때 더욱 탁월한 효과를 발휘하게 된다.