-
公开(公告)号：KR1020100096861A
公开(公告)日：2010-09-02
申请号：KR1020090015931
申请日：2009-02-25
Applicant: 삼성전자주식회사
CPC classification number: G11C7/1036 , G11C17/18 , G11C16/34 , G11C29/04
Abstract: PURPOSE: A semiconductor device and a fuse program method thereof are provided to control the size and method of data which is simultaneously programmed by changing only a program vector. CONSTITUTION: A fuse read only memory(100) comprises a plurality of fuses(F0-F7) and a plurality of program elements(110) for programming the fusses. The fuse ROM includes a first shit resistor(120) and a second shift resistor(130). The fuses are programmed simultaneously by the first and second shit resistor. Only one fuse is programmed through one program operation.
Abstract translation: 目的：提供一种半导体器件及其熔丝编程方法来控制通过仅改变程序向量而同时编程的数据的大小和方法。 构成：保险丝只读存储器（100）包括多个保险丝（F0-F7）和多个编程元件（110），用于对故障进行编程。 熔丝ROM包括第一阻抗电阻器（120）和第二移位电阻器（130）。 保险丝由第一和第二狗屎电阻同时编程。 只有一个保险丝通过一个程序操作进行编程。
-
公开(公告)号：KR1020080066430A
公开(公告)日：2008-07-16
申请号：KR1020070003885
申请日：2007-01-12
Applicant: 삼성전자주식회사
Inventor： 최정민
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823468 , H01L21/823456 , H01L29/665 , H01L29/6656
Abstract: A semiconductor device and a manufacturing method thereof are provided to form a thick silicide layer by an exposed area of a gate electrode of a cell region. A first gate electrode(102) including a silicide layer(106) formed on an upper surface thereof is formed on a first region of a semiconductor substrate(100) including the first and second regions. A spacer(104) having an upper surface lower than the upper surface of the first gate electrode is formed apart from the first gate electrode. A sidewall insulating layer(103) is formed between the spacer and the first gate electrode. An upper surface of the sidewall insulating layer is lower than an end of an upper side of the spacer. A second gate electrode(112) is formed in the second region and includes a silicide layer(116) formed on an upper surface thereof. A spacer(114) is formed along a sidewall of the second gate electrode and includes an upper surface lower than the upper surface of the second gate electrode.
Abstract translation: 提供半导体器件及其制造方法，以通过单元区域的栅电极的暴露区域形成厚的硅化物层。 在包括第一和第二区域的半导体衬底（100）的第一区域上形成包括形成在其上表面上的硅化物层（106）的第一栅电极（102）。 具有比第一栅电极的上表面低的上表面的间隔物（104）与第一栅电极分开形成。 在间隔物和第一栅电极之间形成侧壁绝缘层（103）。 侧壁绝缘层的上表面比间隔件的上侧的端部低。 第二栅电极（112）形成在第二区域中，并且包括在其上表面上形成的硅化物层（116）。 间隔物（114）沿着第二栅电极的侧壁形成，并且包括比第二栅电极的上表面低的上表面。
-
公开(公告)号：KR1020070043072A
公开(公告)日：2007-04-25
申请号：KR1020050098891
申请日：2005-10-20
Applicant: 삼성전자주식회사
CPC classification number: Y02B40/34 , F25D23/065 , F16L59/065 , F25D23/064 , F25D2400/02
Abstract: 본 발명은, 발포공간을 사이에 두고 배치된 외부 및 내부케이싱을 갖는 냉장고에 관한 것으로서, 상기 발포공간으로 향하는 케이싱의 벽면에 배치되는 보조단열부재와; 상기 보조단열부재와 상기 케이싱의 벽면 사이에 개재되며, 부피의 탄성변형이 가능한 탄성매개부재와; 상기 탄성매개부재를 사이에 두고 상기 보조단열부재와 상기 케이싱의 벽면에 각각 접착가능하게 마련된 접착층을 포함하는 것을 특징으로 한다. 이에 의하여, 보조단열부재의 부착 공정 중 작업시간에 제약을 받지 않으며, 점착력 및 균일성을 향상시킬 수 있다.
-
公开(公告)号：KR1020050121862A
公开(公告)日：2005-12-28
申请号：KR1020040046954
申请日：2004-06-23
Applicant: 삼성전자주식회사
Inventor： 최정민
IPC: H01L21/24
CPC classification number: H01L21/28518 , H01L21/31116 , H01L21/823418 , H01L21/823437 , H01L21/823468
Abstract: 반도체 소자의 제조방법에 관한 것이다. 고속을 요구하는 반도체 소자에서는 소자 내의 저항을 최소화하기 위해서 실리사이드층을 포함하고 있지만 고저항을 유지해야 할 부분도 있다. 종래에는 고저항을 유지해야 할 부분에 포토리소그라피 공정을 이용하여 SBL(Salicide Blocking Layer)을 형성함에 따라 미스 얼라인에 따른 문제가 있다. 본 발명에서는 포토리소그라피를 이용하지 않고도 SBL을 형성하여 실리사이드층을 형성하는 방법을 제공하는 것을 목적으로 한다. 이를 달성하기 위해 본 발명에서는 고저항을 필요로 하는 특정 부분에 대해 패턴 로딩(pattern loading) 밀도 차이를 이용한 CVD 방식으로 스페이서용 막질을 형성한 후 건식 식각하여 게이트 측벽에 스페이서를 형성하는 동시에 SBL 영역에 SBL을 형성한다.
-
公开(公告)号：KR1020050073754A
公开(公告)日：2005-07-18
申请号：KR1020040001821
申请日：2004-01-10
Applicant: 삼성전자주식회사
Inventor： 최정민
IPC: H01L21/02
CPC classification number: H01L21/6719 , H01L21/02 , H01L21/67161 , H01L21/67207
Abstract: 본 발명은 반도체 제조공정의 챔버에 관한 것이다.
본 발명에 따른 반도체 제조공정의 챔버는, 하방으로 볼록하게 돌출된 돔 형상의 가이드 돌출부가 구비된 상부 챔버와, U자 모양의 종단면을 가지는 시험관 형상의 가이드 삽입홈이 구비된 하부 챔버를 포함하는 구성을 특징으로 한다.
이에 따라, 가이드 돌출부와 가이드 삽입홈의 표면에 산화물이 생성되더라도, 가이드 삽입홈에 대한 가이드 돌출부의 착탈 작업이 훨씬 용이해지고, 가이드 돌출부의 내구성이 향상된다.-
Patent Agency Ranking
公开(公告)号：KR1020040062275A
公开(公告)日：2004-07-07
申请号：KR1020030000072
申请日：2003-01-02
Applicant: 삼성전자주식회사
IPC: H01L21/24
CPC classification number: H01L21/823443 , H01L21/76224 , H01L21/823418 , H01L21/823481 , H01L29/665 , H01L29/6656
Abstract: PURPOSE: A semiconductor device including a salicide layer and a fabricating method thereof are provided to prevent the flow of leakage current due to a structure of a silicide layer by removing the silicide layer from a dent part of an isolation layer. CONSTITUTION: A semiconductor device including a salicide layer includes an isolation layer, a gate pattern, a source/drain region, a sidewall spacer, a blocking insulating layer, and a silicide layer. The isolation layer(52) is formed on a semiconductor substrate(50) in order to define an active region. The gate pattern(56) is formed on the active region. The source/drain region is formed within the active region of both sides of the gate pattern. The sidewall spacer is formed on the sidewall of the gate pattern. The blocking insulating layer is formed on an upper part of the isolation layer and a part of the active region. The silicide layer is formed on the source/drain region between the blocking insulating layer and the sidewall spacer. The silicide layer includes a boundary aligned to an edge of the blocking insulating layer and an edge of the sidewall spacer.
Abstract translation: 目的：提供包括自对准硅化物层及其制造方法的半导体器件，以通过从隔离层的凹部去除硅化物层来防止由于硅化物层的结构而导致的漏电流。 构成：包括自对准层的半导体器件包括隔离层，栅极图案，源极/漏极区域，侧壁间隔物，阻挡绝缘层和硅化物层。 隔离层（52）形成在半导体衬底（50）上以便限定有源区。 栅极图案（56）形成在有源区域上。 源极/漏极区域形成在栅极图案的两侧的有源区域内。 侧壁间隔件形成在栅极图案的侧壁上。 隔离绝缘层形成在隔离层的上部和有源区的一部分上。 硅化物层形成在阻挡绝缘层和侧壁间隔物之间的源极/漏极区域上。 硅化物层包括与阻挡绝缘层的边缘对准的边界和侧壁间隔物的边缘。
-
公开(公告)号：KR102244944B1
公开(公告)日：2021-04-27
申请号：KR1020140047636
申请日：2014-04-21
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
Abstract: 송신장치가개시된다. 송신장치는 CAZAC(Constant Amplitude Zero Auto Correlation) 시퀀스를생성하는시퀀스생성부, CAZAC 시퀀스내에서기 설정된시퀀스를공액(conjugation) 처리하는공액처리부및 공액처리부에서처리된 CAZAC 시퀀스를프리앰블심볼에할당된기 설정된서브캐리어에매핑하여전송하는송신부를포함한다. 이에따라, 프리앰블심볼내의 CAZAC 시퀀스의일부를공액처리함으로써, 타이밍오프셋에의한영향을감소시킬수 있고, 이에따라정확하게시그널링데이터를검출할수 있게된다.
-
-
公开(公告)号：KR1020170037405A
公开(公告)日：2017-04-04
申请号：KR1020150136976
申请日：2015-09-25
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
Abstract: 송신장치가개시된다. LDM(Layered Division Multiplexing) 방식으로신호를전송하는송신장치는, 제1 및제2 신호를중첩코딩하여중첩코딩신호를생성하는신호처리부및, 중첩코딩신호에기설정된직교코드성분을곱하여전송하는송신부를포함한다.
Abstract translation: 发送装置启动。 用于将信号传输到LDM（分层分复用）方案，被配置为发送由一个预定的正交码分量的信号处理，并且叠加编码信号相乘的第一mitje发射机通过叠加编码的第二信号的发送装置生成的叠加编码信号 它包括。
-
公开(公告)号：KR1020170002187A
公开(公告)日：2017-01-06
申请号：KR1020150092362
申请日：2015-06-29
Applicant: 삼성전자주식회사 , 연세대학교 산학협력단
Abstract: 송신장치가개시된다. 송신장치는서로다른정보를포함하는복수의시그널링데이터각각을인코딩하여복수의프리앰블심볼을생성하는프리앰블심볼생성부, 생성된복수의프리앰블심볼을 differential STBC(Space-Time Block Coding) 인코딩하여기 설정된구조의데이터를생성하는 STBC 스트럭쳐부, 생성된기 설정된구조의데이터를포함하는복수의베이스밴드프레임을생성하는프레임생성부및 복수의베이스밴드프레임을전송하는송신부를포함한다. 이에따라, 기존의심볼단위를그대로활용하면서안테나개수에따른 STBC 이득을얻게된다.
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.021 seconds)
