-
公开(公告)号：KR1019980014261A
公开(公告)日：1998-05-25
申请号：KR1019960033173
申请日：1996-08-09
Applicant: 한국전자통신연구원
IPC: H04L12/56
Abstract: 본 발명은 에스티엠(STM; Synchronous Transfer Mode; 이하, STM이라 함) 기반 에이티엠(ATM; Asynchronous Transfer Mode; 이하, ATM이라 함) 셀 물리계층 처리회로에 관한 것이다.
바이트 처리부와 병렬 처리부 사이의 1:4 다중, 역다중화부를 가지는 전체 회로의 구조와, ATM 셀처리부에서 16bit UTOPIA 형식의 데이타와 표준 ATM셀 형식간의 실시간 변환 방법과, 전체의 회로를 9×30의 형식으로 동작시키기 위한 제어회로에 관해 개시된다.-
公开(公告)号：KR100123836B1
公开(公告)日：1997-11-25
申请号：KR1019940021088
申请日：1994-08-25
Applicant: 한국전자통신연구원
IPC: G11C7/00
Abstract: A FIFO circuit for data access is provided which absorbs the clock difference between to two hierarchies and easily monitors the state of memory. The FIFO circuit includes a memory 1 for storing data, a write controller 2 for controlling writing into the memory 1, a read controller 4 for controlling reading from the memory 1, and a flag state manager 3 for maintaining the flag state of the memory 1, thereby easily connecting the two hierarchies.
Abstract translation: 提供了一种用于数据访问的FIFO电路，其吸收了两个层次之间的时钟差异，并且容易地监视存储器的状态。 FIFO电路包括用于存储数据的存储器1，用于控制对存储器1的写入的写入控制器2，用于控制从存储器1读取的读取控制器4以及用于维持存储器1的标志状态的标志状态管理器3 ，从而容易地连接两个层次。
-
公开(公告)号：KR1019970056438A
公开(公告)日：1997-07-31
申请号：KR1019950055922
申请日：1995-12-23
IPC: H04L12/24 , H04L12/801 , H04L12/823 , H04L12/70
Abstract: 본 발명은 패킷 논리 채널 번호 처리 방법에 관한 것으로, 명령어에 의한 구동을 명령 받으면 명렁어가 의미하는 동작이 무엇인지를 구분하여 요구별로 프로세서를 생성할 수 있도록 하는 제1단계; 상기 제1단계 수행 후, 논리 채널 번호 기능 등록인 경우, 등록을 위한 시스템 상태가 정상인가를 점검한 후에 기능 등록 과정을 수행하는 제2단계; 상기 제1단계 수행 후, 논리 채널 번호 기능 삭제인 경우, 삭제를 위한 시스템 상태가 정상인가를 점검한 후에 기능 삭제 과정을 수행하는 제3단계; 및 상기 제1단계 수행 후, 논리 채널 번호 출력인 경우, 출력을 위한 시스템 상태가 정상인가를 점검한 후에 논리 채널 등록 정보 출력기능을 수행하는 제4단계를 포함하는 것을 특징으로 하는 하여 데이터 불일치를 사전에 방지할 수 있고 향후 시스템의 고장이나 데이터베이스 오류 발생시 원인 검출이 용이하여 안정적인 시스템 운용에 크게 기여할 것이다.
-
公开(公告)号：KR1019970056426A
公开(公告)日：1997-07-31
申请号：KR1019950055897
申请日：1995-12-23
Abstract: 본 발명은 패킷 임의 사용자 기능 구현 방법에 관한 것으로, 임의 서비스 구동을 명령받으면, 이 명령어가 의미하는 부가서비스가 무엇인지를 구분하여 서비스 가능한 요구인지를 분석하는 제1단계; 서비스 가능한 요구가 등록, 삭제, 출력 기능으로 판단되면 해당되는 프로세스를 생성하게 되고, 생성된 각각의 프로세스는 각 동작을 위한 시스템 사전점검과정을 수행하는 제2단계; 및 시스템이 정상인가를 판단하여 시스템에 오류가 발견될 시에는 종료하고 이상이 없다면 데이터 처리 기능을 수행하는 제3단계를 포함하는 것을 특징으로하여 향후 데이터베이스의 오류나 시스템의 불안에도 오류 검출이 용이한 효과를 가진다.
-
公开(公告)号：KR1019970002714B1
公开(公告)日：1997-03-08
申请号：KR1019940025573
申请日：1994-10-06
IPC: H04L12/28
Abstract: ATM physical class subscriber access processor includes: a transmitting cell processor(29) for receiving ATM cell from ATM hierarchy, and performing VC-4 pay load mapping; VC-4 generator(30) for generating VC-4(virtual container-4) signal; a pointer generator(7) for mapping a transmitting VC-4 signal to STM-1 frame; a frame generator(31) for generating STM-1 frame; a frame terminator(34) for processing a STM-1 frame; a pointer discriminator/processor(21) for detecting VC-4 signal from STM-1 frame; VC-4 terminator(33) for processing an error detection information and an overhead information; a receiving cell processor(32) for outputting ATMcell to ATM hierarchy; a connector(28) for connecting between the above elements(21,29-34) and the CPU. Accordingly, the ATM physical class subscriber access processor real-time processes a data error, accumulates all statistic errors generated on a transmission line path, and includes ATM cell by using asynchronous method without regard to a service speed of ATM cell.
Abstract translation: ATM物理用户接入处理器包括：用于从ATM层级接收ATM信元并执行VC-4支付负载映射的发送小区处理器（29） 用于产生VC-4（虚拟容器-4）信号的VC-4发生器（30） 用于将发送VC-4信号映射到STM-1帧的指针发生器（7）; 用于产生STM-1帧的帧发生器（31）; 用于处理STM-1帧的帧终止器（34）; 用于检测来自STM-1帧的VC-4信号的指针鉴别器/处理器（21） 用于处理错误检测信息和开销信息的VC-4终止器（33）; 接收单元处理器（32），用于将ATM信元输出到ATM分级; 用于连接上述元件（21,29-34）和CPU之间的连接器（28）。 因此，ATM物理类订户接入处理器实时处理数据错误，累积在传输线路径上产生的所有统计误差，并且不考虑ATM信元的服务速度，使用异步方式包括ATM信元。
-
Patent Agency Ranking
公开(公告)号：KR1019940017411A
公开(公告)日：1994-07-26
申请号：KR1019920026078
申请日：1992-12-29
IPC: H04L12/00
Abstract: 본 발명은 광대역 종합 정보 통신망(B-ISDN)에서 물리 계층이 동기식 다중 계위(Synchronous Digital Hierarchy)환경하의 STM-1 프레임으로 정보를 전송하는 경우 53 바이트의 ATM셀을 VC(Virtual Container)-4 페이로드에 사상하고 STM-1 플레이밍 동작을 신속하고 정확하게 하도록 하기 위해 패스 오버 헤드의 위치에 대한 정보 및 제어 신호들을 발생 시키는 VC-4 사상 제어 장치에 관련된 것이다.
ATM 셀 발생장치와 STM-1 프레이밍 장치의 신호 인터페이스를 정합시켜 주고 VC-4 사상을 위하여 제어신호(엔빌로프, 프레임 싱크, VC4엔빌로프, C1J1, POH)를 발생하는 제어신호 발생수단(21)과, ATM셀을 입력받아 저장하고 저장된 셀이 제어신호에 의해 동기 되도록 셀 수신 시작 신호를 상기 제어신호 발생수단(21)으로 제공하며 데이타 패리티(DP)를 출력하는 ATM셀 저장 및 제어수단(22)과, 상기 제어신호 발생수단(21)과 ATM 셀 저장 및 제어수단(22)으로부터 제어신호, 데이타 패리티 및 셀 수신시작 신호를 입력받아 홀수 패리티를 제공하는 홀수 패리티 발생수단(23)을 구비한다.-
公开(公告)号：KR1020150000420A
公开(公告)日：2015-01-02
申请号：KR1020140075118
申请日：2014-06-19
Applicant: 한국전자통신연구원
IPC: H04L12/801 , H04L12/937
CPC classification number: H04L12/4641 , H04L47/24
Abstract: 플로우에 가상화된 네트워크 기능을 적용하는 적어도 하나의 네트워크 기능 가상 머신, 그리고 플로우를 수신하고, 스위칭 테이블에 따라 적어도 하나의 네트워크 기능 가상 머신으로 상기 플로우를 스위칭하는 네트워크 기능 플로우 스위치를 포함하는 네트워크 기능 가상화 장치 및 플로우에 가상 네트워크 기능을 적용하는 네트워크 기능 가상화 방법이 제공된다.
Abstract translation: 本发明的目的是提供一种能够根据流特性提供虚拟网络功能的网络功能虚拟化装置和网络功能虚拟化方法。 提供了一种网络功能虚拟化装置，其包括至少一个网络功能虚拟机和网络功能流交换机，用于接收流并将流切换到至少一个网络功能虚拟机，以及网络功能虚拟化方法，用于应用虚拟化网络 功能到流。
-
公开(公告)号：KR1020150000230A
公开(公告)日：2015-01-02
申请号：KR1020130072415
申请日：2013-06-24
Applicant: 한국전자통신연구원
CPC classification number: H04N7/181 , H04L65/602 , H04L65/80 , H04N5/23206 , H04N5/247 , H04N21/2662 , H04N21/64322 , H04N21/647
Abstract: 본 발명은 네트워크 카메라 분산 시스템에서 네트워크 상에 집중 배치된 카메라 서버 및 저장 장치를 카메라 또는 사용자로부터 근접하게 분산시켜서 효율적으로 고화질 또는 다중 비디오 스트림을 처리하고 저장하며, 카메라, 카메라 서버 및 저장 장치 등을 관리하여 사용자에게 고화질 또는 다중 비디오 스트림을 보다 효율적으로 실시간 전달할 수 있도록 한다.
Abstract translation: 网络摄像机分发系统技术领域本发明涉及一种网络摄像机分发系统。 在网络摄像机分发系统中，集中放置在网络上的相机服务器和存储设备分布在用户或相机附近，以便有效地处理和存储高分辨率或多视频流。 此外，本发明管理摄像机，摄像机服务器和存储设备，以便实时有效地将高清或多视频流传输给用户。
-
公开(公告)号：KR101440122B1
公开(公告)日：2014-09-12
申请号：KR1020100114586
申请日：2010-11-17
Applicant: 한국전자통신연구원
IPC: G06F9/38
CPC classification number: H04L47/18 , G06F9/5027
Abstract: 다계층 데이터의 처리 성능을 확장가능(scalable)하게 증대하기 위해서 복수 개의 계층 처리부를 이용하고 복수 개의 계층 처리부별로 복수 개의 프로세서를 이용하여 병렬처리를 수행하는 다계층 데이터 처리 장치 및 방법이 제공된다. 다계층 데이터 처리 장치는, 입력된 데이터를 하위계층 정보를 이용하여 적어도 하나의 하위계층 플로우로 생성하고, 생성된 하위계층 플로우를 복수 개의 하위계층 프로세서에 할당하여 하위계층 플로우에 대한 하위계층 처리를 병렬적으로 수행하는 하위계층 처리부와, 하위계층 처리부로부터 전달받은 데이터를 상위계층 정보를 이용하여 적어도 하나의 상위계층 플로우로 생성하고, 생성된 상위계층 플로우를 복수 개의 상위계층 프로세서에 할당하여 상위계층 플로우에 대한 상위계층 처리를 병렬적으로 수행하는 상위계층 처리부를 포함한다.
-
公开(公告)号：KR1020140073295A
公开(公告)日：2014-06-16
申请号：KR1020120141374
申请日：2012-12-06
Applicant: 한국전자통신연구원
CPC classification number: H04L47/24 , H04L43/0882 , H04L47/12 , H04L47/125 , H04W28/0289 , H04W28/08
Abstract: Disclosed are an apparatus and a method for managing a flow in a server virtualization environment, and a method for applying a quality of service (QoS) policy. The apparatus for managing a flow in a server virtualization environment according to the present invention comprises: a flow processing unit configured to analyze a flow generated by a virtual machine (VM) to extract flow information, determine whether the flow is a new flow by comparing the extracted flow information with pre-stored flow information, and apply a corresponding QoS policy to the flow; and a QoS management unit configured to, in a case in which the flow is a new flow, generate a QoS policy for the flow based on the extracted flow information and pre-stored VM information, and transmit the generated QoS policy to the flow processing unit.
Abstract translation: 公开了一种用于管理服务器虚拟化环境中的流的装置和方法，以及应用服务质量（QoS）策略的方法。 根据本发明的用于管理服务器虚拟化环境中的流的装置包括：流处理单元，被配置为分析由虚拟机（VM）生成的流来提取流信息，通过比较来确定流是否是新流 提取的流量信息与预先存储的流量信息，并对流程应用相应的QoS策略; 以及QoS管理单元，被配置为在流是新流的情况下，基于所提取的流信息和预存的VM信息来生成用于流的QoS策略，并将生成的QoS策略发送到流处理 单元。
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.025 seconds)
