-
公开(公告)号：KR100943763B1
公开(公告)日：2010-02-23
申请号：KR1020070129418
申请日：2007-12-12
IPC: H04B7/26
CPC classification number: H04L25/0244 , H04L5/0007 , H04L5/0048 , H04L25/0228
Abstract: 본 발명은 이동통신망에서 채널을 추정하는 방법 및 이를 수행하는 장치에 관한 것이다.
본 발명에 따르면, 직교주파수다중분할(Orthogonal Frequency Division Multiplexing: OFDM)방식을 사용하는 이동통신망에서 인접 기지국의 간섭이 존재하는 채널 환경하에 대한 채널 추정 방법에 관한 것이다. 채널 추정을 위하여 하나의 클러스터를 2개의 부-클러스터로 분리하고 OFDM 심볼 방향으로 하나 이상의 부-클러스터(Cluster) 내에 포함되어 있는 파일럿 부반송파 신호를 사용한다.
따라서, 단일 클러스터 내에 포함되어 있는 파일럿 부반송파를 사용하여 채널을 추정하는 방법에 비하여 성능을 향상시킬 수 있는 효과가 있다.
간섭(Interference), 채널 추정(Channel Estimaton)-
公开(公告)号：KR1020090053148A
公开(公告)日：2009-05-27
申请号：KR1020070119826
申请日：2007-11-22
CPC classification number: H04L1/0054 , H04B7/0413 , H04B7/0857 , H04L27/2649
Abstract: 본 발명은 로그우도비 산출 방법 및 송신 신호 검출 방법에 관한 것이다.
본 발명은 수신된 신호에 기초해 송신 심볼 후보 벡터를 검출하면, 임계치와 각 송신 심볼 후보 벡터에 대한 ML 메트릭을 산출하고, 임계치보다 큰 ML 메트릭은 임계치로 갱신한다. 그리고, 갱신된 ML 메트릭과 임계치를 이용하여 각 송신 신호 비트에 대한 로그우도비를 산출하고, 이를 이용하여 송신 신호를 검출한다.
송신 심볼 후보 벡터, 로그우도비, 유클리디언 거리, ML 메트릭-
公开(公告)号：KR100888860B1
公开(公告)日：2009-03-17
申请号：KR1020070127019
申请日：2007-12-07
IPC: H04L27/38
CPC classification number: H04L25/067 , H04L1/005
Abstract: A method and an apparatus for dividing a receiving symbol signal modulated into a bit reflected gray code to bit information are provided to simplify the complexity of the division of the bit information inputted to an iterative decoder. A bit information dividing device includes a positive integer converting unit(130), a code determining unit(140) and an operation unit(150). The positive integer converting unit calculates the positive integer for the receiving symbol signal. The code determining unit determines the code of the receiving symbol signal. The operation unit converts the receiving symbol signal into the bit information by using the value of the receiving symbol signal, and the arrangement value of the bits and a coordinate axis movement value of the bit group.
Abstract translation: 提供了一种用于将被调制成位反射灰度码的接收码元信号划分为比特信息的方法和装置，以简化输入到迭代译码器的比特信息划分的复杂度。 位信息分割装置包括正整数转换单元（130），代码确定单元（140）和操作单元（150）。 正整数转换单元计算接收符号信号的正整数。 代码确定单元确定接收符号信号的代码。 操作单元通过使用接收符号信号的值和比特的排列值和比特组的坐标轴移动值将接收符号信号转换成比特信息。
-
公开(公告)号：KR100866982B1
公开(公告)日：2008-11-05
申请号：KR1020070019010
申请日：2007-02-26
Abstract: 본 발명은 시공간 블록코드를 이용하는 통신시스템의 비트단위 복호 로그 근사율 계산 방법 및 장치에 관한 것으로, 시공간 블록코드를 사용하는 통신시스템에서 다중경로 채널을 거쳐 수신된 신호에 대한 비트단위 복호를 위한 로그 근사율을 계산하는데 있어, 수신 신호의 영역판별을 위한 기준점을 생성하고, 보정된 수신 신호에 대한 잡음분산을 계산하고, 잡음분산을 이용하여 모드에 따른 가중치를 선택한 후에, 기준점과 가중치를 이용하여 로그 근사율을 계산함으로써, 최적의 성능을 유지하면서 복잡도를 최소화할 수 있다.
시공간 블록코드, 로그 근사율, STBC, LLR-
公开(公告)号：KR100865378B1
公开(公告)日：2008-10-24
申请号：KR1020070044925
申请日：2007-05-09
Abstract: 통신 시스템의 전력 제어 장치는 전력 증폭기, 전력 제어부 및 이득 제어부를 포함한다. 전력 증폭기는 송신 신호의 송신 전력을 증폭하고, 전력 제어부는 수신 신호를 이용하여 전력 증폭기의 이득을 제어한다. 그리고, 이득 제어부는 수신 신호를 송신한 송신기와 전력 제어 장치 사이의 거리를 측정하며, 송신 신호에 거리에 따른 전력 집중 이득을 인가한다.
전력, 전력 집중 이득, 레인징, FLR, 부채널, 전력 제어 장치-
Patent Agency Ranking
公开(公告)号：KR1020080052864A
公开(公告)日：2008-06-12
申请号：KR1020060124586
申请日：2006-12-08
CPC classification number: H04L27/266 , H04L27/2659 , H04L27/2679 , H04L27/2695
Abstract: An apparatus and a method for compensating a frequency offset in an OFDMA(Orthogonal Frequency Division Multiplexing) system are provided to efficiently compensate for a frequency offset of an estimated decimal time and a frequency offset of an estimated positive number time. An apparatus for compensating a frequency offset in an OFDMA(Orthogonal Frequency Division Multiplexing) system includes a first frequency offset estimator(401), a second frequency offset estimator(402), a calculator(405), a switch(404), a voltage controlled oscillator(206), and a controller(406). The first frequency offset estimator estimates a first frequency offset. The second frequency offset estimator estimates a second frequency offset. The calculator adds the estimated first frequency offset to the estimated second frequency offset. The switch is located between the second frequency offset estimator and the calculator and switches an input of the second frequency offset transmitted from the second frequency offset estimator to the calculator. The voltage controlled oscillator compensates for a frequency offset based on the first frequency offset received from the calculator or an addition of the first frequency offset and the second frequency offset. The controller inputs the second frequency offset to the calculator by controlling the switch, and compensates for the addition of the first frequency offset and the second frequency offset if the compensation of the first frequency offset is completed.
Abstract translation: 提供了用于补偿OFDMA（正交频分复用）系统中的频率偏移的装置和方法，以有效地补偿估计的小数时间的频率偏移和估计的正数时间的频率偏移。 用于补偿OFDMA（正交频分复用）系统中的频率偏移的装置包括第一频率偏移估计器（401），第二频率偏移估计器（402），计算器（405），开关（404），电压 受控振荡器（206）和控制器（406）。 第一频率偏移估计器估计第一频率偏移。 第二频率偏移估计器估计第二频率偏移。 计算器将估计的第一频率偏移量添加到估计的第二频率偏移量。 开关位于第二频率偏移估计器和计算器之间，并将从第二频率偏移估计器发送的第二频率偏移的输入切换到计算器。 压控振荡器基于从计算器接收的第一频率偏移或第一频率偏移和第二频率偏移的相加来补偿频率偏移。 控制器通过控制开关将第二频率偏移输入到计算器，并且如果第一频率补偿的补偿完成，则补偿第一频率偏移和第二频率偏移的相加。
-
公开(公告)号：KR1020080050186A
公开(公告)日：2008-06-05
申请号：KR1020070019010
申请日：2007-02-26
CPC classification number: H04L27/3405
Abstract: A method and an apparatus for calculating an LLR(Log Likelihood Rate) in a communication system are provided to minimize complexity while maintaining an optimum performance in obtaining a decoding LLR. A channel estimator of a receiving unit estimates a channel with respect to signal distortion generated while passing through a multi-path channel(S210). A reference point calculator generates a reference point for discriminating a region of a reception signal by using the channel estimation result(S220). A space-time block code decoding unit corrects a signal received via the multi-path channel by using the channel estimation result(S230) and transfers the corrected signal to a noise distribution calculator and a QAM(Quadrature Amplitude Modulation) demapper. The noise distribution calculator calculates a noise distribution with respect to the signal inputted from the space-time block code decoding unit(S240) and inputs a corresponding result value to a weight value selector. The weight value selector selects weight values according to a QAM mode by using the noise distribution(S250). The QAM demapper calculates an LLR by using the selected weight values(S260).
Abstract translation: 提供了一种用于计算通信系统中的LLR（对数似然率）的方法和装置，以便最小化复杂度，同时在获得解码LLR的同时保持最佳性能。 接收单元的信道估计器相对于在通过多径信道时产生的信号失真来估计信道（S210）。 参考点计算器通过使用信道估计结果生成用于区分接收信号的区域的参考点（S220）。 空时块码解码单元通过使用信道估计结果校正通过多路径信道接收的信号（S230），并将校正后的信号传送到噪声分布计算器和QAM（正交幅度调制）解映射器。 噪声分布计算器计算关于从空时块码解码单元输入的信号的噪声分布（S240），并将相应的结果值输入给权重值选择器。 权重值选择器通过使用噪声分布来选择根据QAM模式的权重值（S250）。 QAM解映射器通过使用所选择的权重值来计算LLR（S260）。
-
公开(公告)号：KR1020050063421A
公开(公告)日：2005-06-28
申请号：KR1020030094825
申请日：2003-12-22
Applicant: 한국전자통신연구원 , 삼성전자주식회사 , 주식회사 케이티 , 에스케이브로드밴드주식회사 , 주식회사 케이티프리텔 , 에스케이텔레콤 주식회사
IPC: H04J11/00
CPC classification number: H04L5/023
Abstract: 본 발명은 직교주파수분할다중접속 시스템의 레인징 채널 처리 장치 및 방법에 관한 것이다.
본 발명에 따른 직교주파수분할다중접속 시스템의 레인징 채널 처리 장치는 레인징 수신 복소 신호에 대해 크기 및 위상을 갖는 극 좌표 신호들로 변환한다. 이와 같이 극 좌표 신호로 변환된 수신 신호는 신호의 크기 성분과 위상 성분으로 나타난다. 그리고 위상 회전에 해당하는 신호는 미리 계산된 위상 성분을 사용하여 수신신호의 위상과 위상회전에 해당하는 위상의 덧셈을 사용하여 시간지연을 추정한다.
이와 같이 하면, 직교주파수분할다중접속 방식을 사용하는 이동통신 시스템에서 역방향 사용자의 시간 지연 및 전력 세기를 승산 성분이 없는 가산 성분의 연산만으로 구할 수 있으므로 연산량이 줄어든다.-
公开(公告)号：KR1020010009443A
公开(公告)日：2001-02-05
申请号：KR1019990027806
申请日：1999-07-09
IPC: H04B7/216
CPC classification number: H04B1/7075 , H04W56/00
Abstract: PURPOSE: A synchronous acquisition apparatus of CDMA communication system is provided to softly decrease the hardware size of a synchronous acquisition system and quickly perform a fast synchronous acquisition by improving the structure and the operation of a matched filter CONSTITUTION: An analog-to-digital(A/D)(21) converter converts a received spread code string into a digital signal. A shift register(22) inputs a digital spread code from the A/D converter(21). A spread code generator(26) generates a predetermined spread code. A phase holding register(24) shifts the spread code outputted from the spread code generator(26) by one bit. A holding register(24) latches the spread code outputted from the phase holding register(25). A compare/add/square unit(23) multiplies outputs of the shift register(23) and the holding register(24), and adds multiplied values each other and squares added values. A plurality of accumulators(27-1¯27-K) accumulate the output sequentially inputted from the compare/add/square unit(23). A maximum judging unit(28) judges the success of the code acquisition by checking whether one of the values outputted from a plurality of accumulators(27-1¯27-K) is larger than a threshold value.
Abstract translation: 目的：提供CDMA通信系统的同步采集装置，以轻松降低同步采集系统的硬件尺寸，并通过改进匹配滤波器的结构和操作快速执行快速同步采集构成：模数（ A / D）（21）转换器将接收到的扩展码串转换成数字信号。 移位寄存器（22）从A / D转换器（21）输入数字扩频码。 扩展码发生器（26）产生预定的扩展码。 相位保持寄存器（24）将从扩展码发生器（26）输出的扩展码移位一位。 保持寄存器（24）锁存从相位保持寄存器（25）输出的扩展码。 比较/加/平方单位（23）将移位寄存器（23）和保持寄存器（24）的输出相乘，并将相加的值相加并加上相加的值。 多个累加器（27-1〜27-K）累积从比较/加法/平方单元（23）顺序输入的输出。 最大判断单元（28）通过检查从多个累加器（27-1〜27-K）输出的值中的一个是否大于阈值来判断代码获取的成功。
-
-
-
-
-
-
-
-
-
Search Results
85
records
(took 0.023 seconds)
