-
公开(公告)号：KR1019970002188B1
公开(公告)日：1997-02-25
申请号：KR1019930021724
申请日：1993-10-19
IPC: G11B20/00
Abstract: The virtual container path state monitor having a line matching unit connected to an external device, a decoder for decoding the signal input from the line matching unit to an NRZ(Non Return to Zero) signal, a first buffer for buffering transmission data, a second buffer for buffering the data received from a virtual container demultiplexer, a transmission clock generator for receiving a reception clock from the virtual container demultiplexer and generating a transmission clock, and a coder for coding the NRZ signal input from the second buffer according to the transmission clock and outputting it to the line matching unit, has a pseudo random signal generator for receiving an unstable oscillation clock from an exterior and generating a pseudo random signal; a first selector for selecting one of the transmission pseudo random signal received from the pseudo random signal generator and the reception NRZ signal received from the decoder by the control of a select control signal of a CPU and outputting it to the first buffer; a second selector for selecting one of the reception clock received from the line matching unit and the unstable oscillation clock by the control of the select control signal and outputting a write clock to the first buffer; a third selector for selecting one of the reception NRZ signal received from the decoder and the transmission NRZ signal received from the second buffer by a loop select signal of the CPU; a fourth selector for selecting one of the reception clock received from the line matching unit and the transmission clock received from the transmission clock generator by the loop select signal; and a pseudo random signal detector which is initialized by a reset signal of the CPU, receives the pseudo random signal from the third selector according to the clock received from the fourth selector, compares the input signal with the pseudo random signal and outputs the result to the CPU.
Abstract translation: 具有连接到外部设备的线路匹配单元的虚拟容器路径状态监视器，用于将从线路匹配单元输入的信号解码为NRZ（非归零）信号的解码器，用于缓冲发送数据的第一缓冲器，第二缓冲器 缓冲器，用于缓冲从虚拟容器解复用器接收的数据;传输时钟发生器，用于从虚拟容器解复用器接收接收时钟并产生传输时钟;以及编码器，用于根据传输时钟对从第二缓冲器输入的NRZ信号进行编码 并将其输出到线路匹配单元，具有伪随机信号发生器，用于从外部接收不稳定的振荡时钟并产生伪随机信号; 第一选择器，用于选择从伪随机信号发生器接收的传输伪随机信号中的一个和通过CPU的选择控制信号的控制从解码器接收的接收NRZ信号，并将其输出到第一缓冲器; 第二选择器，用于通过控制选择控制信号选择从线路匹配单元接收的接收时钟之一和不稳定的振荡时钟，并将写时钟输出到第一缓冲器; 第三选择器，用于选择从解码器接收的接收NRZ信号之一和通过CPU的环路选择信号从第二缓冲器接收的发送NRZ信号; 第四选择器，用于选择从线路匹配单元接收的一个接收时钟和通过该循环选择信号从传输时钟发生器接收的传输时钟; 以及由CPU的复位信号初始化的伪随机信号检测器，根据从第四选择器接收到的时钟，从第三选择器接收伪随机信号，将输入信号与伪随机信号进行比较，并输出到 CPU。
-
公开(公告)号：KR1019960027725A
公开(公告)日：1996-07-22
申请号：KR1019940035744
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H04L12/433
Abstract: 본 발명은 수시로 주소 등록 및 해제가 이루어지는 ATM 서비스 환경하에서 CPU 접속을 데이타 흐름과 비동기적으로 해결하여 CPU의 제어가 시스템에 체계적으로 이루어지도록하고, CPU접속 포트(port)를 두 개의 데이타 송 수신 포트와 분리시킴으로써 실시간 헤더 변환을 수행하게 하여 서비스 지연을 최소화하고, 향후 UPC 및 GFC기능을 수용할 수 있는 비동기식전송 모드(ATM) 헤더 변환 시스템에 관한 것이다.
-
-
公开(公告)号：KR1019950008216B1
公开(公告)日：1995-07-26
申请号：KR1019920016520
申请日：1992-09-09
IPC: H04L12/00
Abstract: The unit for processing the signal of synchronous transport module 1 is of the synchronous digital hierarchy. It provides an STM-1 signal processing unit to use in a synchronous multiplexer unit processing parallel at one eighth speed of the conventional transport speed. It comprises an MSOH handler(1), an RGNR mode selector(2), an RSOH handler(3), a parallel scrambler(4), a BIP 24 GNTR(5), a BIP 8 DNTR(6), a sending register(7), a timing generator(8), an U-P interface(9), an MSOH processor(10), an RSOH processor(11), etc.
Abstract translation: 用于处理同步传输模块1的信号的单元是同步数字层级。 它提供STM-1信号处理单元，用于在传统传输速度的八分之一速度下并行处理的同步多路复用器单元中。 它包括一个MSOH处理器（1），一个RGNR模式选择器（2），一个RSOH处理器（3），一个并行加扰器（4），一个BIP 24GGTR（5），一个BIP 8 DNTR（6），一个发送寄存器 （7），定时发生器（8），UP接口（9），MSOH处理器（10），RSOH处理器（11）等
-
-
Patent Agency Ranking
公开(公告)号：KR1019950005573B1
公开(公告)日：1995-05-25
申请号：KR1019920026121
申请日：1992-12-29
IPC: G11C11/407
Abstract: The TDM type time sharing switch broadcasts all channels by using the broad casting circuit. The circuit includes a first to a third exclusive NOR gate (61-63) for operating output signals of the 3 bit output terminal (D8,D9,D10) of a memory (20) and ID signals of corresponding channel, an AND gate (65) for operating output signal of a memory (20) through an enable terminal (D7) and output signals of the first to the third Ex-NOR gate, a OR gate (64) for operating output signals of a memory through 3 bit terminals (D8,D9,D10), and a multiplexer (66) for multiplexing output signals of a decoder (40), and the AND gate (45).
Abstract translation: TDM型分时交换机通过广播电路广播所有频道。 该电路包括用于操作存储器（20）的3位输出端子（D8，D9，D10）的输出信号和相应通道的ID信号的第一至第三异或门（61-63）和与门 65），用于通过使能端（D7）操作存储器（20）的输出信号，并输出第一至第三异或非门的输出信号;或门（64），用于通过3位端子来操作存储器的输出信号 （D8，D9，D10）和用于复用解码器（40）和与门（45）的输出信号的多路复用器（66）。
-
公开(公告)号：KR1019950012412A
公开(公告)日：1995-05-16
申请号：KR1019930021724
申请日：1993-10-19
IPC: G11B20/00
Abstract: 본 발명은 디지틀 등기식 전송시스템의 동기 다중화기에 적용되는 다중처리부의 기능을 확인하기 위한 감시회로로서, 특히 PRBS(Pseudo Random Binary Sequence) 신호를 생성하고 자체 또는 원격 루프백 기능에 따라 저속 다중처리부에 입력되는 PRBS 신호를 검출하는 비이.씨. 경로 상태 감시회로에 관한것으로, 전송 시스템 내부의 절체용 회로들의 기능을 감시하여 절체 기능 요구시 이에 신속하게 대처할 수 있고 시스템 자체의 루프백 또는 원격 루푸백 기능을 통해 장애 지점의 검출등에 활용할 수 있다.
-
公开(公告)号：KR1019950003393B1
公开(公告)日：1995-04-12
申请号：KR1019920026092
申请日：1992-12-29
IPC: G11C7/00
Abstract: The time-division switch of TDM bus-type reduces the transmission delay time in synchronous digital hierachy to minimize the time comsumption required at TU-unit switching. The switch consists of a time-division multiplexer to divide TU signals from numerous channels, a connection memory to assign the area of the memory and address, a time slot counter to supply to the read address, a decorder to supply the control signals equal to the number of channels, and numerous 8-bit data.
Abstract translation: TDM总线类型的时分切换减少了同步数字等级的传输延迟时间，以最大限度地减少TU单元切换所需的时间消耗。 该开关由一个用于分离多个信道的TU信号的时分多路复用器，用于分配存储器和地址的区域的连接存储器，提供给读地址的时隙计数器，提供等于 通道数量和大量8位数据。
-
公开(公告)号：KR1019950004798A
公开(公告)日：1995-02-18
申请号：KR1019930013964
申请日：1993-07-22
IPC: H04L12/43
Abstract: 본 발명은 비동기식 디지틀 계위 신호인 1.544Mb/s(DSIN), 2.048Mb/s(DSIE), 44.736Mb/s(DS3)신호를 인터페이스하여 동기식 컨테이너 신호(VC1, VC3) 형태로 사상 및 다중화한 후 동기식 디지틀 계위(SDH)신호인 STM-N(1.55.52Mb/s×N,N=1,4,16)신호내로 결합(Add)하여 광전송하며, STM-N 광신호로부터 동기식 컨테이너신호를 분기(Drop)하여 역다중 및 역사상을 거쳐 DSIN, DSIE,DS3신호를 추출하여 디지틀 전송하는 동기식 분기/결합/다중전송장치에 관한 것으로, STM-N 신호에 포함된 DSn 단위의 분기/결합 기능이 요구되는 전송망에 적용하며 트래픽 집중형 및 전용선 개념의 트래픽 분산형의 망구성이 가능하고, 장치 구성의 단순성 및 경제성이 뛰어나고, 기능 구현의 용이 및 운용 관리가 편리하고 드루타이밍(Through timing)/루프 타이밍(Loop timing)/외부 타이밍 동기가 가능하고, DS1 단위의 분 /삽입 능력을 이용하여 기존의 가입자 접속이 가능하고, 서비스 보호 특성이 완전한 효과를 제공하며, SHP망 구성을 가능하게 하고 앞으로 BDCS(Broadband Digital Crosseonnection System)와의 접속을 통해 여러 다른 SHP망 구성들과의 접속을 용이하게 하는 효과가 있다.
-
公开(公告)号：KR1019940016223A
公开(公告)日：1994-07-22
申请号：KR1019920026092
申请日：1992-12-29
IPC: G11C7/00
Abstract: 본 발명은 동기식 다중 계위(SDH)에서 사용되는 신호의 스위칭을 위한 티유(TU) 단위 스위칭을 위한 티디엠(TDM) 버스형 시분할 스위치에 관한 것으로, 다수의 채널로 부터 티유(TU) 신호를 입력하여 다중화하는 멀티플렉서(10)와, 중앙처리장치 인터페이스에 연결되어 있으며, 상기 각 채널에 대해 각각 소정크기의 메모리 영역과 어드레스를 할당하고 있는 연결 메모리(20)와, 프레임 주기로 생성한 채널 번호를 상기 연결 메모리(2)의 읽기 어드레스로 제공하는 타임 슬롯 카운터(30)와, 타임슬롯 마다 읽혀진 어드레스를 입력으로 하여, 구비된 8비트 데이타 레지스터에 대응하는 타임슬롯 단위의 제어신호(Dec O~Dec N)를 출력하는 디코더(40)와, 상기 멀티플렉서(10) 출력단에 공통 접속되어 있고, 상기 디코더(40)의 각 채널을 위해 할당되어 있는 각각의 출력라인 각각 하나씩 연결되는 다수의 8비트 데이타 레지스터(50)를 구비하여, TDM 버스형 시분할 스위치를 채택함으로써 티유(TU) 단위 스위칭을 위해 필요한 시간을 극소화한다.
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.019 seconds)
