公开(公告)号：KR100484485B1

公开(公告)日：2005-04-20

申请号：KR1020020059763

申请日：2002-10-01

Applicant: 한국전자통신연구원

Inventor： 정임영 ,  전용성 ,  전성익 ,  정교일 ,  염헌영

IPC: G06F12/02

CPC classification number: G07F7/1008 ,  G06F11/1471 ,  G06Q20/341 ,  G06Q20/3552 ,  G06Q20/357 ,  Y10S707/99953

Abstract: 비휘발성 메모리에의 향상된 데이터 저장 방법 및 장치가 개시된다. 본 발명에 따른 비휘발성 메모리에의 데이터 저장 방법은, 트랜잭션 수행 요청을 받으면, 트랜잭션 완료 요청을 받기 전까지, 각각의 데이터 쓰기 요청에 대해 저장할 데이터의 값과 비휘발성 메모리의 주소를 포함하는 로그를 생성하는 단계, 트랜잭션 완료 요청을 받으면, 로그들을 비휘발성 메모리의 트랜잭션 버퍼에 저장하는 단계, 및 트랜잭션 완료 이후, 트랜잭션 버퍼 내의 로그들이 지정하는 주소를 서로 비교하여 같은 페이지에 해당하는 데이터들을 비휘발성 메모리의 해당 영역에 페이지 단위로 저장하는 단계를 포함한다. 페이지 단위의 쓰기 방식과 delayed writing을 통하여 응답시간의 지연을 줄일 수 있으며, 비휘발성 메모리에의 쓰기 접근 회수를 줄이고 비휘발성 메모리 공간을 고르게 사용함으로써 데이터 저장 장치의 수명 단축을 막을 수 있다.

公开(公告)号：KR100481586B1

公开(公告)日：2005-04-08

申请号：KR1020020073187

申请日：2002-11-22

Applicant: 한국전자통신연구원

Inventor： 김영세 ,  전용성 ,  이상우 ,  이윤경 ,  전성익 ,  박영수

IPC: G06F7/52

Abstract: 본 발명은 IC 카드 및 이와 같이 중앙 처리 장치(Central Processing Unit : CPU)와 메모리를 내장하고 있는 단일 칩 형태의 시스템에서 RSA 암호 알고리즘을 수행하기 위해 사용되는 모듈러(modular) 곱셈 연산을 각기 다른 범위의 요구 면적 제한을 가질 수 있는 임의의 시스템에 맞추어 연산기의 크기를 선택하여 설계할 수 있도록 하는 몽고메리 모듈러 곱셈 장치에 관한 것이다. 본 발명은 임의의 워드 단위 연산을 이용한 몽고메리 모듈러 곱셈 장치를 구현함에 있어서 2단으로 구성된 입력 레지스터, 상태 레지스터, 및 제어 레지스터, 워드 단위의 모듈러 연산을 수행하고 시프트 데이터(shift_data) 및 몽고메리 보정 인자 m을 저장하는 곱셈기, 부분 곱 및 최종 결과 값을 저장하는 워드 레지스터, 상기 곱셈기의 출력을 받아 선택적으로 워드 단위의 덧셈을 수행하는 가산기, 상기 회로들을 제어하는 제어부를 포함하여, 데이터 입력을 위한 시간 지연을 최소화하였고, 몽고메리 보정 인자 연산 과정 없이 연산을 수행할 수 있도록 하여 별도의 연산 과정이나 이를 위한 시간 지연을 제거할 수 있으므로 전체 연산이 단순화되어 하드웨어로의 구현 및 확장이 용이하다.

公开(公告)号：KR100479326B1

公开(公告)日：2005-03-31

申请号：KR1020020064925

申请日：2002-10-23

Applicant: 한국전자통신연구원

Inventor： 주홍일 ,  전용성 ,  박지만 ,  전성익

IPC: G06K17/00

Abstract: 본 발명은 비접촉식 IC 카드 리더기와 다수의 카드간의 데이터 충돌 방지 장치 및 방법에 관한 것으로, 비접촉식 IC 카드 리더기는 다수의 비접촉식 IC 카드중 소정의 비접촉식 IC 카드들이 근접하여 감지되는 감지 신호와 근접되는 소정의 비접촉식 IC 카드 개수를 감지하는 센서 회로부와; 센서 회로부에 의해 감지된 감지 신호와 개수를 패스(pass)시키고, 고주파수의 전원을 발생시키는 전원 스위치를 조절하도록 제어하는 전원 제어 회로부와; 전원 제어 회로부의 스위치 조절에 의해 고주파수의 전원을 발생시키며, 전원 제어 회로를 통해 패스된 요구 신호를 포함한 전자파를 제공하는 전원부와; 전원부로부터 제공된 전자파가 안테나를 통해 발생할 수 있도록 전자파 정합을 제어하며, 소정의 비접촉식 IC 카드가 근접할 경우, 발생된 고주파수의 전원을 제공하는 정합 회로부와; 전원 제어 회로부로부터 제공되는 소정의 IC 카드에 대한 감지 신호와 개수에 따라 활성화한 후, 요구 신호를 포함한 전자파를 제공하며, 소정의 비접촉식 IC 카드로부터 제공되는 요구 신호에 대한 응답 여부를 판단하여 요구 신호에 대한 응답이 있으면서 데이터 충돌이 발생할 경우, 충돌 방지 절차를 수행하는 내부 회로부를 포함하며,
다수의 비접촉식 IC 카드는 비접촉식 IC 카드 리더기의 안테나를 통해 발생되는 전자파가 다수의 비접촉식 IC 카드 내 안테나로 유기 결합되어 유기 전력(power)이 제공되면, 제공된 유기 전력을 유기 전압으로 생성하는 정류 회로와, 정류 회로로부터 제공되는 유기 전압에 의해 소정의 비접촉식 IC 카드를 활성화시키는 내부 회로를 구비한다. 따라서, 카드 리더기의 효율적인 전력 소모 및 안정적인 전원 공급을 제공하며, 근접된 비접촉식 IC 카드의 개수가 여러 개일 때 발생하는 충돌 방지 절차를 수행함에 있어서, 충돌 방지 절차 수행 전에 감지된 카드 개수를 알고 있어 감지된 개수와 동일한 카드의 카드 아이디를 확인했다면, 더 이상의 충돌 방지 절차는 수행하지 않아 보다 빠른 시간 내에 근접된 모든 카드와 통신이 가능한 효과가 있다.

公开(公告)号：KR100450765B1

公开(公告)日：2004-10-02

申请号：KR1020020062075

申请日：2002-10-11

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  전용성 ,  주홍일 ,  박영수 ,  전성익 ,  정교일

IPC: H04B1/40

CPC classification number: G06K19/0723

Abstract: A wireless communication medium includes an antenna, an analog signal processor, a digital signal processor, and a central processing unit & logic module. The antenna transmits and receives a signal to and from an external apparatus. The analog signal processor converts an analog signal to a digital signal, and converts a digital signal to an analog signal. The digital signal processor demodulates the digital signal, detects the start and end of data, and generates a first control signal for determining whether data is transmitted to the external apparatus and a second control signal for perceiving the end of data, blocking the reception of data, modulating data, and determining whether modulated data is transmitted to the external apparatus. The central processing unit & logic module processes data received from and transmitted to the external apparatus. Accordingly, an efficiency of processing a RF signal can be improved.

Abstract translation: 无线通信媒体包括天线，模拟信号处理器，数字信号处理器以及中央处理单元＆amp; 逻辑模块。 天线向外部装置发送信号并从外部装置接收信号。 模拟信号处理器将模拟信号转换为数字信号，并将数字信号转换为模拟信号。 数字信号处理器对数字信号进行解调，检测数据的开始和结束，并产生用于确定数据是否被发送到外部装置的第一控制信号和用于感知数据结束的第二控制信号，阻止数据的接收 ，调制数据，以及确定调制数据是否被发送到外部装置。 中央处理单元＆amp; 逻辑模块处理从外部装置接收并发送到外部装置的数据。 相应地，可以提高处理RF信号的效率。

公开(公告)号：KR100426304B1

公开(公告)日：2004-04-08

申请号：KR1020010057083

申请日：2001-09-17

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  전용성 ,  박영수 ,  정교일

IPC: G06F13/00

Abstract: PURPOSE: A smart card emulator and an emulation method thereof are provided to effectively develop a contact/non-contact smart card and a USB(Universal Serial Bus) card through the simple design modification of a hardware logic. CONSTITUTION: The smart card emulator includes a computer(100), a controlling block(202), two ports(204,208), the first memory block(206), the second memory block(210), a clock generating block(212), a signal processing block(214) and an interface block(216). The controlling block(202) performs entire control needed to perform the emulation of the smart card. The first memory block(206) stores a VHDL(VHSIC(Very High Speed IC) Hardware Description Language) code needed to design the hardware logic. The second memory block(210) comprises an SRAM reading and writing the contents according to the execution of the emulator, a ROM storing an OS(Operating System) program of the emulator and an EEPROM(Electronically Erasable Programmable ROM) storing various application programs. The signal processing block(214) is an FPGA(Field Programmable Gate Array) for realizing a user defined additional function module.

Abstract translation: 目的：提供一种智能卡仿真器及其仿真方法，通过对硬件逻辑的简单设计修改来有效地开发接触/非接触智能卡和USB（通用串行总线）卡。 本发明的智能卡仿真器包括计算机（100），控制块（202），两个端口（204,208），第一存储器块（206），第二存储器块（210），时钟生成块（212） 信号处理块（214）和接口块（216）。 控制块（202）执行执行智能卡仿真所需的全部控制。 第一存储块（206）存储设计硬件逻辑所需的VHDL（VHSIC（超高速IC）硬件描述语言）代码。 第二存储器块（210）包括根据仿真器的执行读取和写入内容的SRAM，存储仿真器的OS（操作系统）程序的ROM和存储各种应用程序的EEPROM（电子可擦除可编程ROM）。 信号处理块（214）是用于实现用户定义的附加功能模块的FPGA（现场可编程门阵列）。

公开(公告)号：KR100399603B1

公开(公告)日：2003-09-29

申请号：KR1020010067125

申请日：2001-10-30

Applicant: 한국전자통신연구원

Inventor： 전용성 ,  전성익

IPC: G06F12/00

Abstract: PURPOSE: A smart card, and its OS(Operating System) management method are provided to make it possible to store the OS program at a flash memory of a smart card via a card reader, and executing the OS program. CONSTITUTION: The method comprises several steps. A CPU of a smart card, if powered on, checks whether a ROM/flash selection signal of the smart card is detected(S10). In a case that the ROM selection signal is detected, a memory controller changes a structure of a semiconductor memory(S12). Then, the CPU checks whether a signal input via a card reader is a flash memory deletion or programming signal(S14). In a case of a flash memory deletion signal, the CPU activates a control program stored at a ROM, and deletes the flash memory according to the control program(S16). On the contrary, in a case of a flash memory programming signal, the CPU loads the OS program codes, transmitted via the card reader, at corresponding addresses of the flash memory according to the control program(S18). In a case that the flash selection signal is detected in the step S10, the memory controller changes a structure of a semiconductor memory for excluding the ROM from an actual executing structure(S20).

Abstract translation: 目的：提供智能卡及其OS（操作系统）管理方法，以使得可以通过读卡器将OS程序存储在智能卡的闪存中，并执行OS程序。 构成：该方法包括几个步骤。 如果通电，智能卡的CPU检查是否检测到智能卡的ROM /闪存选择信号（S10）。 在检测到ROM选择信号的情况下，存储器控制器改变半导体存储器的结构（S12）。 然后，CPU检查通过读卡器输入的信号是否是闪存删除或编程信号（S14）。 在闪存删除信号的情况下，CPU启动存储在ROM中的控制程序，并根据控制程序删除闪存（S16）。 相反，在闪存编程信号的情况下，CPU根据控制程序将通过读卡器传输的OS程序代码加载到闪存的相应地址（S18）。 在步骤S10中检测到闪光选择信号的情况下，存储器控制器改变用于从实际执行结构中排除ROM的半导体存储器的结构（S20）。

公开(公告)号：KR1020030035171A

公开(公告)日：2003-05-09

申请号：KR1020010067125

申请日：2001-10-30

Applicant: 한국전자통신연구원

Inventor： 전용성 ,  전성익

IPC: G06F12/00

Abstract: PURPOSE: A smart card, and its OS(Operating System) management method are provided to make it possible to store the OS program at a flash memory of a smart card via a card reader, and executing the OS program. CONSTITUTION: The method comprises several steps. A CPU of a smart card, if powered on, checks whether a ROM/flash selection signal of the smart card is detected(S10). In a case that the ROM selection signal is detected, a memory controller changes a structure of a semiconductor memory(S12). Then, the CPU checks whether a signal input via a card reader is a flash memory deletion or programming signal(S14). In a case of a flash memory deletion signal, the CPU activates a control program stored at a ROM, and deletes the flash memory according to the control program(S16). On the contrary, in a case of a flash memory programming signal, the CPU loads the OS program codes, transmitted via the card reader, at corresponding addresses of the flash memory according to the control program(S18). In a case that the flash selection signal is detected in the step S10, the memory controller changes a structure of a semiconductor memory for excluding the ROM from an actual executing structure(S20).

Abstract translation: 目的：提供智能卡及其OS（操作系统）管理方法，以便通过读卡器将OS程序存储在智能卡的闪存中，并执行OS程序。 构成：该方法包括几个步骤。 如果智能卡的CPU通电，则检查智能卡的ROM /闪存选择信号是否被检测到（S10）。 在检测到ROM选择信号的情况下，存储器控制器改变半导体存储器的结构（S12）。 然后，CPU检查通过读卡器输入的信号是闪存删除还是编程信号（S14）。 在闪存删除信号的情况下，CPU激活存储在ROM中的控制程序，并根据控制程序删除闪速存储器（S16）。 相反，在闪存编程信号的情况下，CPU根据控制程序将通过读卡器发送的OS程序代码加载到闪速存储器的对应地址（S18）。 在步骤S10中检测到闪光选择信号的情况下，存储器控制器从实际执行结构改变用于排除ROM的半导体存储器的结构（S20）。

公开(公告)号：KR1020170126230A

公开(公告)日：2017-11-17

申请号：KR1020160056362

申请日：2016-05-09

Applicant: 한국전자통신연구원

Inventor： 김대원 ,  김영세 ,  문용혁 ,  윤승용 ,  한진희 ,  임재덕 ,  김정녀 ,  전용성

IPC: G06F9/445 ,  G06F9/44 ,  G06F11/14

CPC classification number: G06F8/65 ,  G06F8/654 ,  G06F8/658 ,  G06F9/4406 ,  G06F11/1433 ,  G06F11/1451 ,  G06F11/1469 ,  G06F2201/805

Abstract: 본발명은펌웨어업데이트장치및 방법, 그리고펌웨어업데이트시스템에관한것이다. 본발명에따른장치는, 업데이트서버로부터단말장치에설치된펌웨어의버전정보를확인하여최신버전의펌웨어에대한델타정보를수신하고, 상기델타정보로부터상기단말장치에설치된펌웨어를업데이트하는업데이트매니저, 및업데이트된 펌웨어가정상동작하지않거나펌웨어의업데이트중 에러가발생한경우미리저장된백업정보를이용하여해당펌웨어를복구하는부트로더를포함한다.

Abstract translation: 固件更新装置和方法以及固件更新系统。 设备根据本发明，确认了安装在从更新服务器终端装置的固件版本接收关于固件的最新版本的增量信息，更新来更新安装来自增量信息管理者的终端设备上的固件，和 当更新的固件不能正常操作或在更新固件期间发生错误时，使用预先存储的备份信息恢复固件的引导加载程序。

公开(公告)号：KR1020170104761A

公开(公告)日：2017-09-18

申请号：KR1020160027546

申请日：2016-03-08

Applicant: 한국전자통신연구원

Inventor： 김영세 ,  김대원 ,  문용혁 ,  윤승용 ,  한진희 ,  임재덕 ,  김정녀 ,  전용성

IPC: H04L29/06 ,  H04L9/08 ,  H04L9/32

Abstract: 복수개의 OTP들을이용한 OTP 인증강화방법이개시된다. OTP 인증클라이언트에서 OTP 생성요청이발생함에따라, 제1 OTP 생성장치가제2 OTP 생성장치에게실행요청을전송하는단계; 제2 OTP 생성장치가제2 OTP 중요데이터를기반으로제2 OTP 값을생성하여제1 OTP 생성장치로전송하고, 제1 OTP 생성장치가제1 OTP 중요데이터와제2 OTP 값을기반으로제1 OTP 값을생성하는단계; OTP 인증클라이언트가제1 OTP 값을제1 인증서버로전송하고, 제1 인증서버가제1 OTP 값을수신하여제2 인증서버에게인증용 OTP 값의생성을요청하는단계; 및제1 인증서버가인증용 OTP 값을기반으로최종인증용 OTP 값을생성하여 OTP 인증을수행하고, OTP 인증결과를 OTP 인증클라이언트에게전송하는단계를포함한다.

Abstract translation: 公开了使用多个OTP的OTP认证执行方法。 当在OTP认证客户端中生成OTP生成请求时，由第一OTP生成设备向第二OTP生成设备传送执行请求; 第二OTP生成装置基于第二OTP重要数据生成第二OTP值，并将第二OTP值发送给第一OTP生成装置，并且第一OTP生成装置基于第一OTP重要数据和第二OTP值生成第二OTP值 1 OTP值; OTP认证客户端向第一认证服务器发送第一OTP值，第一认证服务器接收第一OTP值并请求第二认证服务器产生用于认证的OTP值; 并且第一认证服务器基于用于认证的OTP值生成用于最终认证的OTP值，执行OTP认证，并且将OTP认证结果发送给OTP认证客户端。

公开(公告)号：KR1020170092269A

公开(公告)日：2017-08-11

申请号：KR1020160013401

申请日：2016-02-03

Applicant: 한국전자통신연구원

Inventor： 김건량 ,  임재덕 ,  박수완 ,  임경수 ,  김정녀 ,  전용성

IPC: G06F21/60 ,  G06F21/53 ,  G06F21/42 ,  G06F21/62 ,  G06F9/54 ,  G06F9/455

Abstract: 보안영역접근제어장치및 방법이개시된다. 본발명의일실시예에따른보안영역접근제어장치는가상화기술을이용하여일반영역과보안영역사이에보안채널을생성하여연동시키는가상화부; 일반영역의보안어플리케이션을보안API(APPLICATION PROGRAM INTERFACE)를이용하여보안영역으로접근하여보안기능및 보안데이터중 적어도하나이상을이용하는응용부및 상기보안어플리케이션을상기보안API의그룹의종류에기반하여상기보안영역으로의접근을제어하는보안부를포함한다.

Abstract translation: 公开了一种安全区域访问控制装置和方法。 根据用于连接以创建正常区域，并使用虚拟化技术的安全区域之间的安全通道，本发明的虚拟化单元的一个实施例的安全区域的访问控制装置; 应用程序单元通过使用应用程序接口并使用安全功能和安全数据中的至少一个来访问普通区域中的安全应用程序; 和一个安全单元，用于控制对安全区域的访问。