公开(公告)号：KR100554175B1

公开(公告)日：2006-02-22

申请号：KR1020030088411

申请日：2003-12-06

Applicant: 한국전자통신연구원

Inventor： 김무섭 ,  최용제 ,  강주성 ,  정교일

IPC: G06K19/073

Abstract: 본 발명에 의한 비접촉 IC 카드의 전자기장 분석 공격 방지 장치 및 그 방법은 외부에서 유입되는 RF신호에서 전원을 유도하는 전원공급부; 상기 유도된 전원으로부터 전하를 축적하여 내부에 전류를 공급하는 제1전하축적부; 상기 유도된 전원으로부터 전하를 축적하며 상기 내부에 공급되는 전류가 비접촉 IC 카드에서 수행되는 연산의 종류에 따라 소요되는 전류량에 기초하여 결정되는 기준치 이하일 경우 발생하는 제어신호에 의하여 축적한 전하의 방전 혹은 충전을 결정하는 스위치부와 상기 전하의 방전시 상기 제1전하축적부로부터의 전하 역류를 방지하는 역류방지부를 포함하며 상기 제1전하축적부와 함께 소요되는 전류를 공급하는 제2전하축적부; 및 상기 제1전하축적부의 전하변화량을 감시하면서 상기 내부에 공급되는 전류의 감소가 감지되면 상기 제어신호를 발생하는 제어부;를 포함하는 것을 특징으로 하며, 비접촉 IC카드 시스템의 내부회로의 전반적인 재설계나 연산의 성능을 저하시키는 연산 알고리즘의 변화없이, 전자기장 분석공격 방지회로를 사용하여 비접촉 IC카드 시스템에 가해지는 전자기장 분석공격을 방지함으로써, 효율적인 카드 시스템의 보안성 향상을 가져올 수 있으며, RF신호를 이용하는 다른 시스템들에 적용되어 사용 되어질 수 있다.

公开(公告)号：KR1020060012943A

公开(公告)日：2006-02-09

申请号：KR1020040061672

申请日：2004-08-05

Applicant: 한국전자통신연구원

Inventor： 조영섭 ,  노종혁 ,  조상래 ,  최대선 ,  김태성 ,  김승현 ,  진승헌 ,  홍도원 ,  정교일 ,  손승원

IPC: G06Q20/40 ,  G06Q20/38 ,  G06Q30/06 ,  H04L9/32

CPC classification number: G06Q20/02 ,  G06Q20/3829 ,  G06Q30/06 ,  G06Q20/40 ,  G06Q30/0613 ,  H04L9/32

Abstract: Provided are a transactions certification method and system to protect privacy on details of electronic transactions, the method comprising the operations of: a) receiving and registering client information which is encoded so that a client cannot be identified; b) receiving and storing transactions details of a client including a client transactions identifier encoded by the service provider server; c) after receiving client certification information for client certification, performing client certification by comparing the client information previously registered in the operation a) with the received client certification information; d) receiving a client transactions identifier for searching transactions details of a client when the client certification is performed in the operation c), and determining whether the client transactions identifier and the client transactions identifier previously stored in the operation b) are identical with each other; and c) generating a message corresponding to the transactions details of the client and sending the generated message to the client when it is determined that the client transactions identifiers are identical with each other in the operation d). Accordingly, the transactions details can be managed while protecting privacy on the transactions details of the client.

公开(公告)号：KR100550015B1

公开(公告)日：2006-02-08

申请号：KR1020030093103

申请日：2003-12-18

Applicant: 한국전자통신연구원

Inventor： 최용제 ,  김무섭 ,  강주성 ,  정교일

IPC: G06F7/52

Abstract: 본 발명은 유한체 곱셈 연산 장치에 관한 것으로서 특히, GF(3^m)의 유한체 곱셈 연산에 적합한 유한체 곱셈 연산 장치에 관한 것이다.
본 발명에 따른 유한체 곱셈 연산 장치는 각기 승수와 피승수의 계수 값들을 저장하기 위한 승수 및 피승수 입력 레지스터들; 최소다항식의 계수 값들을 저장하기 위한 최소 다항식 레지스터; 상기 승수 및 피승수 입력 레지스터에서 출력되는 계수를 사용하여 GF(3^m)에 대한 비트 곱셈 연산을 수행하는 mod 3 비트 곱셈기; 중간 연산 결과와 상기 mod 3 비트 곱셈기의 출력을 사용하여 GF(3^m)에 대한 비트열 덧셈 연산을 수행하는 mod 3 비트 덧셈기; 중간 연산 결과 저장과 최종 출력값 저장을 위한 출력 레지스터; 및 GF(3^m) 유한체 곱셈 연산이 수행되도록 제어하는 곱셈 제어기를 포함하는 것을 특징으로 한다.
본 발명에 따른 GF(3^m)의 유한체 곱셈 연산 장치는 다항식의 차수에 해당하는 m 사이클 동안에 승수 및 피승수의 곱셈 연산을 수행할 수 있으므로 로직 지연 시간이 크지 않아 이진 유한체 곱셈 연산과 유사한 성능을 얻을 수 있는 효과를 가진다.

公开(公告)号：KR100537903B1

公开(公告)日：2005-12-20

申请号：KR1020030063403

申请日：2003-09-09

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  전용성 ,  박영수 ,  전성익 ,  정교일

IPC: G06K17/00

Abstract: 무전원 정보처리장치가 개시된다. 무전원 정보처리장치는 장치 본체부, 외부장치와 클럭신호 및 데이터신호를 송수신하는 수단을 제공하는 인터페이스부, 인터페이스부를 통해 외부장치로부터 입력된 클럭신호로부터 소정의 주기를 갖는 클럭을 생성하는 클럭생성부, 및 인터페이스부를 통해 외부장치로부터 입력된 클럭신호로부터 독립전원을 생성하는 전원부를 구비한다. 본 발명에 따르면, IC 카드를 포함하는 정보처리장치에 장착되는 COB의 패턴 구성을 간단하게 할 수 있고, 기존의 정보통신 단말기의 하드웨어를 변경할 필요없으며, 손실되는 전력의 발생을 방지하여 정보처리장치가 장착되는 휴대용 단말기의 밧데리 수명을 증가시킬 수 있다.

公开(公告)号：KR1020050064096A

公开(公告)日：2005-06-29

申请号：KR1020030095373

申请日：2003-12-23

Applicant: 한국전자통신연구원

Inventor： 전용성 ,  박지만 ,  박영수 ,  전성익 ,  정교일

IPC: H04L9/00

CPC classification number: G06F7/584 ,  G06F7/582 ,  H04L9/0662 ,  H04L2209/12

Abstract: 디지털 로직을 이용한 난수 발생 장치 및 방법이 개시되어 있다. 난수 발생 장치는, 내부에 저장된 비트 값들을 순차적으로 이동시키는 쉬프트 레지스터, 상기 쉬프트 레지스터에 저장된 비트 값들을 소정 논리 연산하여 생성한 궤환신호를 생성하는 궤환회로, 쉬프트 레지스터로 입력되는 외부 신호를 생성하는 외부신호 생성회로, 및 궤환신호 및 외부신호를 소정 논리연산하여 쉬프트 레지스터로 출력하는 입력 논리회로를 포함하고, 난수 발생 방법은, 쉬프트 레지스터 내부에 저장된 비트 값들을 순차적으로 이동시키는 단계, 쉬프트 레지스터에 저장된 비트 값들을 소정 논리연산하여 궤환신호를 생성하는 단계, 쉬프트 레지스터로 입력되는 외부 신호를 생성하는 단계, 및 궤환신호 및 외부신호를 소정 논리연산하여 쉬프트 레지스터로 출력하는 단계를 포함한다.

公开(公告)号：KR1020050054776A

公开(公告)日：2005-06-10

申请号：KR1020030088411

申请日：2003-12-06

Applicant: 한국전자통신연구원

Inventor： 김무섭 ,  최용제 ,  강주성 ,  정교일

IPC: G06K19/073

Abstract: 본 발명에 의한 비접촉 IC 카드의 전자기장 분석 공격 방지 장치 및 그 방법은 외부에서 유입되는 RF신호에서 전원을 유도하는 전원공급부; 상기 유도된 전원으로부터 전하를 축적하여 내부에 전류를 공급하는 제1전하축적부; 상기 유도된 전원으로부터 전하를 축적하며 상기 내부에 공급되는 전류가 소정의 기준치 이하일 경우 발생하는 제어신호에 의하여 상기 제1전하축적부와 함께 소요되는 전류를 공급하는 제2전하축적부; 및 상기 제1전하축적부의 전하변화량을 감시하면서 상기 내부에 공급되는 전류의 감소가 감지되면 상기 제어신호를 발생하는 제어부;를 포함하는 것을 특징으로 하며, 비접촉 IC카드 시스템의 내부회로의 전반적인 재설계나 연산의 성능을 저하시키는 연산 알고리즘의 변화없이, 전자기장 분석공격 방지회로를 사용하여 비접촉 IC카드 시스템에 가해지는 전자기장 분석공격을 방지함으로써, 효율적인 카드 시스템의 보안성 향상을 가져올 수 있으며, RF신호를 이용하는 다른 시스템들에 적용되어 사용 되어질 수 있다.

公开(公告)号：KR100484485B1

公开(公告)日：2005-04-20

申请号：KR1020020059763

申请日：2002-10-01

Applicant: 한국전자통신연구원

Inventor： 정임영 ,  전용성 ,  전성익 ,  정교일 ,  염헌영

IPC: G06F12/02

CPC classification number: G07F7/1008 ,  G06F11/1471 ,  G06Q20/341 ,  G06Q20/3552 ,  G06Q20/357 ,  Y10S707/99953

Abstract: 비휘발성 메모리에의 향상된 데이터 저장 방법 및 장치가 개시된다. 본 발명에 따른 비휘발성 메모리에의 데이터 저장 방법은, 트랜잭션 수행 요청을 받으면, 트랜잭션 완료 요청을 받기 전까지, 각각의 데이터 쓰기 요청에 대해 저장할 데이터의 값과 비휘발성 메모리의 주소를 포함하는 로그를 생성하는 단계, 트랜잭션 완료 요청을 받으면, 로그들을 비휘발성 메모리의 트랜잭션 버퍼에 저장하는 단계, 및 트랜잭션 완료 이후, 트랜잭션 버퍼 내의 로그들이 지정하는 주소를 서로 비교하여 같은 페이지에 해당하는 데이터들을 비휘발성 메모리의 해당 영역에 페이지 단위로 저장하는 단계를 포함한다. 페이지 단위의 쓰기 방식과 delayed writing을 통하여 응답시간의 지연을 줄일 수 있으며, 비휘발성 메모리에의 쓰기 접근 회수를 줄이고 비휘발성 메모리 공간을 고르게 사용함으로써 데이터 저장 장치의 수명 단축을 막을 수 있다.

公开(公告)号：KR100450765B1

公开(公告)日：2004-10-02

申请号：KR1020020062075

申请日：2002-10-11

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  전용성 ,  주홍일 ,  박영수 ,  전성익 ,  정교일

IPC: H04B1/40

CPC classification number: G06K19/0723

Abstract: A wireless communication medium includes an antenna, an analog signal processor, a digital signal processor, and a central processing unit & logic module. The antenna transmits and receives a signal to and from an external apparatus. The analog signal processor converts an analog signal to a digital signal, and converts a digital signal to an analog signal. The digital signal processor demodulates the digital signal, detects the start and end of data, and generates a first control signal for determining whether data is transmitted to the external apparatus and a second control signal for perceiving the end of data, blocking the reception of data, modulating data, and determining whether modulated data is transmitted to the external apparatus. The central processing unit & logic module processes data received from and transmitted to the external apparatus. Accordingly, an efficiency of processing a RF signal can be improved.

Abstract translation: 无线通信媒体包括天线，模拟信号处理器，数字信号处理器以及中央处理单元＆amp; 逻辑模块。 天线向外部装置发送信号并从外部装置接收信号。 模拟信号处理器将模拟信号转换为数字信号，并将数字信号转换为模拟信号。 数字信号处理器对数字信号进行解调，检测数据的开始和结束，并产生用于确定数据是否被发送到外部装置的第一控制信号和用于感知数据结束的第二控制信号，阻止数据的接收 ，调制数据，以及确定调制数据是否被发送到外部装置。 中央处理单元＆amp; 逻辑模块处理从外部装置接收并发送到外部装置的数据。 相应地，可以提高处理RF信号的效率。

公开(公告)号：KR1020040055523A

公开(公告)日：2004-06-26

申请号：KR1020020082218

申请日：2002-12-21

Applicant: 한국전자통신연구원

Inventor： 최용제 ,  김호원 ,  김무섭 ,  정교일

IPC: G06F7/52

Abstract: PURPOSE: A device for operating the finite field multiplication of GF(p) and GF(2¬m) is provided to perform all of a GF(p) and a GF(2¬m) elliptic curve cryptosystem by performing a GF(p) decimal finite field multiplication operation and a GF(2¬m) binary finite field multiplication operation. CONSTITUTION: An Nx1 multiplier(400) performs the bit multiplication of a multiplier and a multiplicand. An upper CLA(Carry-Look-Ahead) adder(800) adds the output of the Nx1 multiplier, a sum storing register(1100), and a carry storing register(1200). A lower CLA adder(1000) adds or subtracts two sums of the upper CLA adder, the carry output, and a modular value. A negative number converter(600) converts the modular value into a negative number. For the GF(p) finite field operation, a CSA(Carry-Select-Adder)(1600) adds/outputs the final sum provided from the sum storing register and the carry provided from the carry storing register. A carry register(1500) stores the carry information of the CSA adder. A controller(700) controls each register and input selector for the multiplication operation of each finite field.

Abstract translation: 目的：提供用于操作GF（p）和GF（2-m）的有限域乘法的装置，以通过执行GF（p）和GF（2）来执行所有GF（p）和GF（2-m）椭圆曲线密码系统 ）十进制有限域乘法运算和GF（2-m）二进制有限域乘法运算。 构成：Nx1乘法器（400）执行乘法器和被乘数的乘法运算。 上层CLA（进位前进）加法器（800）将N×1乘法器的输出，和存储寄存器（1100）和进位存储寄存器（1200）相加。 较低的CLA加法器（1000）加上或减去上CLA加法器，进位输出和模数值的两个和。 负数转换器（600）将模块值转换为负数。 对于GF（p）有限域操作，CSA（进位选择加法器）（1600）从和存储寄存器提供的最终和从进位存储寄存器提供的进位相加/输出。 进位寄存器（1500）存储CSA加法器的进位信息。 控制器（700）控制每个有限域的乘法运算的每个寄存器和输入选择器。

公开(公告)号：KR100426304B1

公开(公告)日：2004-04-08

申请号：KR1020010057083

申请日：2001-09-17

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  전용성 ,  박영수 ,  정교일

IPC: G06F13/00

Abstract: PURPOSE: A smart card emulator and an emulation method thereof are provided to effectively develop a contact/non-contact smart card and a USB(Universal Serial Bus) card through the simple design modification of a hardware logic. CONSTITUTION: The smart card emulator includes a computer(100), a controlling block(202), two ports(204,208), the first memory block(206), the second memory block(210), a clock generating block(212), a signal processing block(214) and an interface block(216). The controlling block(202) performs entire control needed to perform the emulation of the smart card. The first memory block(206) stores a VHDL(VHSIC(Very High Speed IC) Hardware Description Language) code needed to design the hardware logic. The second memory block(210) comprises an SRAM reading and writing the contents according to the execution of the emulator, a ROM storing an OS(Operating System) program of the emulator and an EEPROM(Electronically Erasable Programmable ROM) storing various application programs. The signal processing block(214) is an FPGA(Field Programmable Gate Array) for realizing a user defined additional function module.

Abstract translation: 目的：提供一种智能卡仿真器及其仿真方法，通过对硬件逻辑的简单设计修改来有效地开发接触/非接触智能卡和USB（通用串行总线）卡。 本发明的智能卡仿真器包括计算机（100），控制块（202），两个端口（204,208），第一存储器块（206），第二存储器块（210），时钟生成块（212） 信号处理块（214）和接口块（216）。 控制块（202）执行执行智能卡仿真所需的全部控制。 第一存储块（206）存储设计硬件逻辑所需的VHDL（VHSIC（超高速IC）硬件描述语言）代码。 第二存储器块（210）包括根据仿真器的执行读取和写入内容的SRAM，存储仿真器的OS（操作系统）程序的ROM和存储各种应用程序的EEPROM（电子可擦除可编程ROM）。 信号处理块（214）是用于实现用户定义的附加功能模块的FPGA（现场可编程门阵列）。