公开(公告)号：KR1020050061754A

公开(公告)日：2005-06-23

申请号：KR1020030093133

申请日：2003-12-18

Applicant: 한국전자통신연구원

Inventor： 김혁 ,  전인산 ,  김경수 ,  정희범 ,  김종대

IPC: H04B7/08

Abstract: 계산량을 줄이는 간소화된 승산기로 구현한 V-BLAST 장치 및 그 방법이 개시된다. 상기 이동 통신 수신기의 V-BLAST 장치는, 채널 정보 벡터를 수신하여 상기 채널 정보 벡터에 대한 의사 역행렬 계산시에 존재하는 자코비안 값 계산을 이용하여 의사 역행렬을 구성하는 출력 코팩터와 행렬식을 계산하여 출력하는 의사 역행렬 계산기; 상기 출력 코팩터의 각 행에서 자코비안 값 계산을 이용하여 NORM을 계산하고, 행별 NORM 값 중에서 최소값을 가지는 행을 나타내는 인덱스를 추출하여 출력하는 NORM 및 최소값 판정기; 상기 출력 코팩터로부터 상기 인덱스에 해당하는 행 벡터인 ZF 벡터를 선택하여 출력하는 ZF 벡터 선택기; 상기 채널 정보 벡터에서 상기 인덱스에 해당하는 열 벡터를 제거한 축소 행렬을 발생시켜 상기 채널 정보 벡터로서 재입력시키는 행렬 축소기; 및 수신 심볼과 상기 ZF 벡터의 승산에 자코비안 값 계산을 이용하여 제1 승산하고, 상기 제1 승산 결과를 상기 행렬식으로 나누어 그 결과를 출력하는 결정 통계 계산기를 구비하는 것을 특징으로 한다.

公开(公告)号：KR100463559B1

公开(公告)日：2004-12-29

申请号：KR1020020069567

申请日：2002-11-11

Applicant: 한국전자통신연구원

Inventor： 변경진 ,  정희범 ,  김경수 ,  김종대

IPC: G10L19/12 ,  G10L19/107

CPC classification number: G10L19/107 ,  G10L2019/0013

Abstract: The present invention reduces complexity of computation as about 40% comparing to the conventional depth first tree search method. A method for searching an algebraic codebook in algebraic code excited linear prediction (ACELP) vocoding using a depth first tree method, includes the steps of: a) searching branches of predetermined levels to predict a branch in which optimum pulse is located; b) choosing a predetermined number of branches according to the search result of the step a) and removing residual branches; and c) searching the chosen branches and choosing optimum algebraic code.

Abstract translation: 与传统的深度优先搜索方法相比，本发明将计算复杂度降低了大约40％。 一种使用深度优先树方法在代数码激励线性预测（ACELP）声码中搜索代数码本的方法，包括步骤：a）搜索预定电平的分支以预测最佳脉冲所在的分支; b）根据步骤a）的搜索结果选择预定数量的分支并去除残留分支; 和c）搜索选择的分支并选择最佳的代数码。

公开(公告)号：KR1020040053435A

公开(公告)日：2004-06-24

申请号：KR1020020079989

申请日：2002-12-14

Applicant: 한국전자통신연구원

Inventor： 김혁 ,  전인산 ,  정희범 ,  김경수 ,  김종대

IPC: H04B7/06

Abstract: PURPOSE: A V-BLAST(Vertical-Bell Laboratories Layered Space-Time) system having a simple inverse matrix operation structure is provided to operate a necessary cofactor by using three multiplying steps, and to multiply a minimal value by a receiving symbol to divide with a determinant, thereby reducing hardware for V-BLAST algorithm. CONSTITUTION: The first and second switches(202,204) input a matrix and a receiving symbol, and transmit the matrix and the receiving symbol. A pseudo inverse matrix calculator(206) inputs the matrix to operate a cofactor matrix and a determinant, and outputs the cofactor matrix and the determinant. A size and minimal value calculator(208) operates a minimal index value for the cofactor matrix. A matrix reducer calculator(212) inputs a new matrix to the first switch(202). A weighting vector selector(210) operates a row vector and a transposed matrix of the row vector. The first multiplier(214) multiplies the transposed matrix by the receiving symbol. A divider(215) inputs the determinant, and divides an output of the first multiplier(214) with the determinant. An inverse mapper(218) inputs an output from the divider(215), and outputs an estimated information value. The second multiplier(220) multiplies a column corresponding to a row that generates the minimal index value, outputs results. A subtractor(216) subtracts an output of the second multiplier(220) from the receiving symbol, and outputs a new receiving symbol.

Abstract translation: 目的：提供具有简单逆矩阵运算结构的V-BLAST（Vertical-Bell实验室分层时空）系统，以通过使用三个乘法步骤来操作必要的辅因子，并将最小值乘以接收符号与 一个决定因素，从而减少V-BLAST算法的硬件。 构成：第一和第二开关（202,204）输入矩阵和接收符号，并发送矩阵和接收符号。 伪逆矩阵计算器（206）输入矩阵以操作辅因子矩阵和行列式，并输出辅因子矩阵和行列式。 尺寸和最小值计算器（208）操作辅助因子矩阵的最小索引值。 矩阵减法器计算器（212）将新矩阵输入到第一开关（202）。 加权向量选择器（210）操作行向量的行向量和转置矩阵。 第一乘法器（214）将转置矩阵乘以接收符号。 分频器（215）输入行列式，并且将第一乘法器（214）的输出与行列式相除。 逆映射器（218）输入来自分频器（215）的输出，并输出估计的信息值。 第二乘法器（220）将与生成最小索引值的行相对应的列相乘，输出结果。 减法器（216）从接收符号中减去第二乘法器（220）的输出，并输出新的接收符号。

公开(公告)号：KR100431083B1

公开(公告)日：2004-05-12

申请号：KR1020020004435

申请日：2002-01-25

Applicant: 한국전자통신연구원

Inventor： 어익수 ,  김영훈 ,  정희범 ,  김경수

IPC: H04B1/7093

CPC classification number: H04B1/7077 ,  H04B1/70755

Abstract: A region searcher, a method of driving the same, and a code searcher using the same are disclosed. When a predetermined region is iteratively searched, the energy value corresponding to the same hypothesis location value is stored by using a searcher having divided two buffers, thereby the implementation complexity thereof can be remarkably reduced, without using a simple memory.

Abstract translation: 公开了区域搜索器，其驱动方法以及使用其的代码搜索器。 当迭代地搜索预定区域时，通过使用具有分开的两个缓冲器的搜索器来存储对应于相同假设位置值的能量值，从而可以显着降低其实现复杂度，而不使用简单的存储器。

公开(公告)号：KR100416569B1

公开(公告)日：2004-02-05

申请号：KR1020020002500

申请日：2002-01-16

Applicant: 한국전자통신연구원

Inventor： 김혁 ,  전인산 ,  정희범 ,  김경수

IPC: H03M13/37

Abstract: PURPOSE: A turbo permutator and a turbo decoder using the same are provided to form the turbo permutator suitable for the turbo decoder by using a sliding window method. CONSTITUTION: A turbo permutator includes a deinterleaving address generator(100), an interleaving row/column address generator(101,102), an address mapper(103), multiplexers(104,106), and a permutator memory(107). The deinterleaving address generator is used for generating a deinterleaving address value according to a predetermined bit number. The interleaving row/column address generators are used for outputting interleaving row/column address values according to the bit number and a row/column number. The multiplexers is used for selecting one of the deinterleaving address value and an output value of the address mapper. The permutator memory is used for outputting the output values corresponding to the input data.

Abstract translation: 目的：通过使用滑动窗口方法提供涡轮置换器和使用其的涡轮解码器以形成适用于turbo解码器的turbo置换器。 组成：涡轮置换器包括去交错地址发生器（100），交错行/列地址发生器（101,102），地址映射器（103），多路复用器（104,106）和置换器存储器（107）。 解交织地址生成器用于根据预定的位数生成解交织地址值。 交织行/列地址发生器用于根据位号和行/列号输出交织的行/列地址值。 多路复用器用于选择解交织地址值和地址映射器的输出值中的一个。 置换器存储器用于输出对应于输入数据的输出值。

公开(公告)号：KR1020020053978A

公开(公告)日：2002-07-06

申请号：KR1020000082253

申请日：2000-12-26

Applicant: 한국전자통신연구원

Inventor： 한경태 ,  임인기 ,  어익수 ,  서혜주 ,  김경수 ,  정희범 ,  조한진

IPC: H04B1/16

CPC classification number: H04L5/06 ,  H04B1/7115

Abstract: PURPOSE: A carrier separating apparatus and method of a multi-carrier radio communication receiving system are provided to reduce the number of quantizers by separating carriers after its quantization, and easily control power of a carrier by equalizing a frequency power of each carrier by rendering the number of frequency down adjustments to be the same. CONSTITUTION: An internal oscillation(NCO) block(210) generates internal multi-carriers in order to separate the multi-carriers from a received signal. A multiplier block(240) down-converts each of the multi-carriers generated by the internal oscillation(NCO) block(210) and moves them to a frequency of 0. A low frequency band pass filter block(250) filters each carrier moved to the frequency of 0 by the multiplier block(240) to a low frequency pass band to delete information of an unnecessary band and provides its own carrier information as an input of a rake receiver(300).

Abstract translation: 目的：提供一种多载波无线电通信接收系统的载波分离装置和方法，通过在量化后分离载波来减少量化器的数量，并且通过使每个载波的频率功率均衡，容易地控制载波的功率 频率下降调整数相同。 构成：内部振荡（NCO）块（210）产生内部多载波，以便将多载波与接收信号分离。 乘法器块（240）对由内部振荡（NCO）块（210）产生的多个载波进行下变频，并将它们移动到0的频率。低频带通滤波器块（250）对每个载波移动 通过乘法器块（240）将频率为0的频率转换为低频通带，以删除不需要的频带的信息，并提供其自己的载波信息作为前置雷达接收机（300）的输入。

公开(公告)号：KR1020010026538A

公开(公告)日：2001-04-06

申请号：KR1019990037893

申请日：1999-09-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송원철 ,  정희범 ,  김귀동 ,  김성도

IPC: H03B5/12

Abstract: PURPOSE: A voltage-controlled oscillator having linear characteristic is provided to make a variation rate uniform without regard to a control voltage, so improve the characteristic of PLL. CONSTITUTION: The device includes a voltage-to-current converter(110) for converting an input control voltage into current, a current providing unit(120) for providing the converted current to an oscillator(130), and a voltage restricting unit(140) for restricting the voltage of the oscillator. The oscillator accepts the converted current to oscillate. The voltage-to-current converter has a buffer for compensating for a threshold voltage at the input port to operate normally from the initial operation state. The converter operates a transistor taking charge of conversion in a linear area to make a voltage/current conversion gain be linear.

Abstract translation: 目的：提供具有线性特性的压控振荡器，以使变化率均匀，而不考虑控制电压，从而提高PLL的特性。 构成：该装置包括用于将输入控制电压转换成电流的电压 - 电流转换器（110），用于将转换后的电流提供给振荡器（130）的电流提供单元（120）和电压限制单元（140） ）用于限制振荡器的电压。 振荡器接受转换的电流振荡。 电压 - 电流转换器具有用于补偿输入端口处的阈值电压以从初始操作状态正常工作的缓冲器。 转换器操作在线性区域中负责转换的晶体管，以使电压/电流转换增益为线性的。

公开(公告)号：KR100258066B1

公开(公告)日：2000-06-01

申请号：KR1019970069496

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희범 ,  김성도 ,  송원철 ,  김경수

IPC: G01R23/00

Abstract: PURPOSE: A clock frequency precision measuring apparatus is provided to output stable results even under unstable outputs of D-type flip-flops by using both of rising and falling edges of an input clock. CONSTITUTION: A reference signal edge detector(100) receives the reference signal(R128), an input clock(NCLK) and a reset signal(RSTB) to output edges, an RST_RNT and an EVL_NOW, and uses both of rising and falling edges of the input clock to constantly maintain precision and stability. An input signal detector(200) receives an external input clock, and receives the edges from the reference edge detector(100) to output the input clock to detect the absence of the input clock. A clock judging block(300) receives the input clock and the reset signal to generate a CKNG. The clock judging block(300) generates an output error signal '1' when at least one of the NOCLK and the CKNG is 1, and '0' when none of the NOCLK and the CKNG is 1.

Abstract translation: 目的：提供时钟频率精度测量装置，即使在D型触发器的不稳定输出下，通过使用输入时钟的上升沿和下降沿也能输出稳定的结果。 构成：参考信号边沿检测器（100）接收参考信号（R128），输入时钟（NCLK）和复位信号（RSTB）以输出边沿，RST_RNT和EVL_NOW，并且使用两个上升沿和下降沿 输入时钟不断保持精度和稳定性。 输入信号检测器（200）接收外部输入时钟，并从参考边缘检测器（100）接收边沿以输出输入时钟以检测输入时钟的不存在。 时钟判断块（300）接收输入时钟和复位信号以产生CKNG。 当NOCLK和CKNG中的至少一个为1时，时钟判断块（300）产生输出错误信号'1'，当NOCLK和CKNG都不为1时，时钟判断块（300）产生“0”。

公开(公告)号：KR100194624B1

公开(公告)日：1999-06-15

申请号：KR1019960061028

申请日：1996-12-02

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 채상훈 ,  정희범 ,  송원철

IPC: H03K23/00

CPC classification number: H04L7/0338

Abstract: 본 발명은 PLL의 전압제어발진기(VCO)에서 발생한 여러개의 클럭을 사용하여 외부에서 입력된 데이타를 리타이밍(retiming)하는 회로에 관한 것으로서, 종래의 일반적으로 데이타 리타이밍 회로가 대부분 디지털 논리회로에 의해 구성됨에 따라 회로가 복잡하고 이를 집적회로로 구현하기 위해 많은 수의 게이트가 필요했던 단점을 해결하기 위해, 본 발명은 다수개의 서로 다른 위상을 갖는 클럭을 발생하는 클럭발생부를 구비하여, 외부로 입력된 데이타를 상기 입력된 클럭에 따라 래칭하는 제1래치부와; 이 제1래치부에 래칭된 데이타의 논리상태를 결정하는 데이타 래치 상태 결정부와; 이 결정된 데이타와 상기 입력된 클럭을 NAND게이트 및 AND 게이트를 이용하여 논리연산하여 하나의 리타이밍 클럭을 선택하여 클럭선택부와; 상기 입력되는 데이타를 지연시키는 제1, 제2지연부와; 상기 제2지연부를 통해 출력된 데이타를 선택된 클럭에 따라 래칭하여 리타이밍시키는 제2래치부로 구성되어, 구조가 간단하고, 집적회로 제작시에도 게이트 수를 대폭 줄일 수 있는 것이다.

公开(公告)号：KR1019980045940A

公开(公告)日：1998-09-15

申请号：KR1019960064192

申请日：1996-12-11

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  정희범 ,  송원철

IPC: H04L29/02

Abstract: 본 발명은 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치에 관한 것이다. 종래 FIFO의 경우에는 읽기-쓰기포인터의 초기화 실패로 인한 비정상적인 읽기-쓰기포인터 상태에서 FIFO가 동작하게 되면 FIFO 고유의 특성인 First-In First-Out 기능을 상실하게 되고 재초기화 없이는 영원히 복구되지 않는 문제점이 있었다. 이를 해결하기 위해 본 발명은 쓰기 동작에서 레지스터로 유효 데이터를 저장하면서 무조건 해당 레지스터에 할당된 FULL-FLAG 신호를 인에이블 시키지 않고 그 때의 읽기-쓰기포인터 관계와 읽기포인터가 위치한 레지스터의 EMPTY_FLAG 신호를 확인하여 그 결과에 따라 선택적으로 인에이블 시킴으로서 초기에 약간의 데이터 손실은 존재하지만 불필요한 재초기화 동작이나 이로 인한 데이터 전송의 단절없이 자동적으로 First-In First-Out 기능을 복구하게 하는 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치를 제안한 것이다.