-
公开(公告)号：KR101591679B1
公开(公告)日：2016-02-05
申请号：KR1020140099835
申请日：2014-08-04
Applicant: 서울대학교산학협력단
CPC classification number: H03L7/0812 , H03L7/0891
Abstract: 본발명에따른전압제어지연라인과위상검출기를포함하는지연동기화루프에있어서, 상기위상검출기(100)는, 클럭에기반하여데이터신호를샘플링하되유닛인터벌의반에해당하는시간간격을가진복수의샘플을생성하는샘플러부(120); 상기샘플러부(120)에서생성되는복수의샘플중 일련의샘플들을선택하되, 모드선택신호에따라홀수번째샘플부터시작하는일련의샘플들을선택하거나짝수번째샘플부터시작하는일련의샘플들을선택하는모드선택부(130); 상기모드선택부(130)에서출력되는일련의샘플들에대하여인접하는샘플끼리 XOR하여출력하는 XOR부(140);를포함하며, 상기 XOR부(140)의출력은상기전압제어지연라인을제어하는데 이용되는것을특징으로한다. 본발명에따른지연동기화루프또는이를기반으로하는클럭전송형수신기에있어서는, 많은전력을소모하고칩면적을차지하는전압제어지연라인의소모전력및 면적을대폭줄일수 있는줄일수 있게되는효과가있다.
Abstract translation: 根据本发明，延迟锁定环包括电压控制延迟线和相位检测器。 相位检测器（100）包括：采样器单元（120），用于基于时钟采样数据信号，并产生多个样本，每个样本具有对应于单位间隔的一半的时间间隔; 模式选择单元，用于选择由采样器单元生成的样本中的一系列样本，其中根据模式选择信号，所述一系列采样以奇数样本或偶数样本开始; 和XOR单元（140），用于对由模式选择单元（130）输出的一系列样本的相邻采样执行异或运算，以输出结果。 XOR单元（140）的输出用于控制压控延迟线。 根据本发明，延迟锁定环路或基于该延迟锁定环路的时钟转发接收机可以大大降低功耗和电压控制延迟线路的表面积，其消耗大量功率并占用较大的芯片面积。
-
公开(公告)号：KR101582168B1
公开(公告)日：2016-01-05
申请号：KR1020140161699
申请日：2014-11-19
Applicant: 서울대학교산학협력단
IPC: H04N21/242 , H04N21/40 , H04N21/241 , H04N21/24
CPC classification number: H04N21/242 , H04N21/2407 , H04N21/241 , H04N21/40
Abstract: 본발명에따른수신기는, DCO(Digitally Controlled Oscillator)를구비하고직렬데이터스트림으로부터병렬데이터및 링크심볼클럭을복원하는기능을수행하는 ADCDR(All Digital Clock and Data Recovery)(10)을포함하여구성되며, 적어도비디오데이터의전송을포함하는디지털디스플레이인터페이스에사용되는수신기로서, 링크트레이닝이성공했을때 상기 DCO(Digitally Controlled Oscillator)의출력주파수를결정하는 DCO 코드를저장하는코드저장부(20); 상기복원된병렬데이터및 링크심볼클럭을이용하여링크에러를검출하는에러검출기(30);를포함하여구성되며, 상기비디오데이터의전송중 상기에러검출기(30)가링크에러를검출한경우, 상기코드저장부(20)에저장된 DCO 코드를상기 ADCDR(All Digital Clock and Data Recovery)(10)의 DCO(Digitally Controlled Oscillator)에적용하여클럭을복원하는것을특징으로한다. 본발명에따르면, 비디오데이터의전송중 링크에러를검출한경우, 저장된 DCO 코드를 ADCDR의 DCO에적용하여클럭을즉시복원함으로써, 매우짧은시간내로비디오데이터의전송이정상화되기때문에비정상적인화면또는노이즈의노출시간을대폭저감할수 있는효과가있다.
Abstract translation: 根据本发明的接收机包括：提供有数字控制振荡器（DCO）的全数字时钟和数据恢复（ADCDR）（10），用于执行从串行数据流中恢复并行数据和链接符号时钟的功能; 代码存储单元，用于存储在链路训练成功时确定DCO的输出频率的DCO代码，作为至少包括视频数据传输的数字显示接口中使用的接收机; 以及用于使用并行数据和恢复的链路符号时钟检测链路错误的误差检测器（30），其中通过将存储在代码存储单元（20）中的DCO代码应用于ADCDR（10）的DCO来恢复时钟 ），如果错误检测器（30）检测到链路错误。 根据本发明，如果在视频数据传输期间检测到链路错误，则通过应用存储在ADCDR的DCO中的DCO码来立即恢复时钟，从而允许数据传输在非常短的时间内被归一化， 因此可以显着降低异常屏幕或噪音的曝光时间。
-
公开(公告)号：KR101556208B1
公开(公告)日：2015-10-01
申请号：KR1020140161692
申请日：2014-11-19
Applicant: 서울대학교산학협력단
IPC: H04N21/242 , H04N21/41 , H04N21/241
CPC classification number: H04N21/242 , H04N21/241 , H04N21/41 , H04N21/4108
Abstract: 본발명에따른수신기(100)는, 디지털디스플레이인터페이스에사용되며, 링크심볼클럭도메인과비디오클럭도메인사이를완충하기위한 FIFO(10)와, 수신되는링크심볼클럭주파수및 비디오클럭주파수사이의비율값을이용하여복원된링크심볼클럭으로부터비디오클럭을생성하는비디오클럭생성기(30)를적어도포함하여구성되는수신기(100)에있어서, 상기 FIFO(10)에서링크심볼클럭도메인의라이트어드레스및 비디오클럭도메인의리드어드레스를모니터링하며, 상기모니터링의결과에따라상기수신되는링크심볼클럭주파수및 비디오클럭주파수사이의비율값을보상하여상기비디오클럭생성기(30)로제공하는비율값보상기(20);를포함하여구성되는것을특징으로한다. 본발명에따르면, 프레임버퍼와같이큰 버퍼를사용하지않고라인버퍼와같이작은사이즈의버퍼를사용할수 있으면서도버퍼의오버플로우또는언더플로우문제를예방·해결할수 있게되는효과가있다.
Abstract translation: 根据本发明的接收机（100）包括：FIFO（10），用于数字显示接口并缓冲链路符号时钟域和视频时钟域; 以及视频时钟发生器（30），其通过使用视频时钟频率与接收到的链路符号时钟频率的比率，从恢复的链路符号时钟生成视频时钟。 接收器（10）还包括比率补偿器（20），其对FIFO（10）中的链接符号时钟域的写入地址和视频时钟域的读取地址进行监视，校正视频时钟频率与 链接符号时钟，并将校正后的比率提供给视频时钟发生器（30）。 根据本发明，可以使用像行缓冲器那样的小尺寸的缓冲器，而不是像帧缓冲器那样使用大的缓冲器。 此外，可以预先解决或防止缓冲器的溢出或下溢。
-
公开(公告)号：KR101278111B1
公开(公告)日：2013-06-24
申请号：KR1020130040219
申请日：2013-04-12
Applicant: 서울대학교산학협력단
CPC classification number: G04F10/005 , H03L7/0991 , H03L2207/50
Abstract: PURPOSE: A time digital converter is provided to reduce power consumption and to properly control a deduction range, a resolution, and a gain. CONSTITUTION: A fine time digital converter(140) senses a phase difference and has a fine resolution and a narrow detection range. A coarse time digital converter(130) has a coarse resolution and a wide detection range which senses a phase difference. An overflow detector(150) senses an overflow of the fine time digital converter. If the overflow detector does not sense an overflow, the coarse time digital converter saves electricity by stopping an operation. [Reference numerals] (110) Divider; (130) Coarse time digital converter; (140) Fine time digital converter; (150) Overflow detector; (170) Gain compensator
Abstract translation: 目的：提供时间数字转换器以降低功耗，并适当地控制扣除范围，分辨率和增益。 构成：精细时间数字转换器（140）感测相位差，并且具有良好的分辨率和窄的检测范围。 粗时间数字转换器（130）具有粗分辨率和检测相位差的宽检测范围。 溢出检测器（150）感测精细时间数字转换器的溢出。 如果溢出检测器没有检测到溢出，则粗略数字转换器通过停止运行来节省电力。 （附图标记）（110）分隔线; （130）粗时数字转换器; （140）精细时间数字转换器; （150）溢流检测器; （170）增益补偿器
-
Patent Agency Ranking
公开(公告)号：KR101129055B1
公开(公告)日：2012-03-23
申请号：KR1020100033618
申请日：2010-04-13
Applicant: 서울대학교산학협력단
IPC: H04L7/033
Abstract: 본 발명에 따른 올-디지털 클록 데이터 복원 회로(ADCDR)는 위상검출기가 출력하는 업/다운(UP/DN) 신호의 패턴을 모니터하여 업/다운을 반복하는 경우에는 반복횟수를 카운트하여 반복횟수가 선정된 횟수를 초과하는 경우 비례이득의 스텝크기를 감소시키고, 업 또는 다운을 지속하여 위상에러의 극성변화가 없는 경우에는 지속횟수를 카운트하여 선정된 횟수이상인 경우 비례이득의 스텝크기를 증가시켜, 업/다운 신호 패턴에 따라 비례이득 스텝크기를 조절하는 것을 특징으로 한다.
-
公开(公告)号：KR101097677B1
公开(公告)日：2011-12-22
申请号：KR1020100051836
申请日：2010-06-01
Applicant: 서울대학교산학협력단
IPC: G02F1/1337
CPC classification number: G02F1/133753 , G02F2201/501
Abstract: 액정배향기판의제조방법은, 기판상에수직배향막을형성하는단계; 상기수직배향막을제1 방향으로배향처리하는단계; 상기수직배향막의일부영역에보호막을형성하는단계; 상기수직배향막의다른영역을제2 방향으로배향처리하는단계; 및상기보호막을제거하는단계를포함할수 있다. 상기액정배향기판을이용하여제조되는액정표시장치는, 종래의수직배향(Vertically Aligned; VA) 모드액정표시장치에비해상대적으로제조공정이단순하면서도넓은시야각및 배향안정성을확보할수 있다.
-
公开(公告)号：KR1020110135493A
公开(公告)日：2011-12-19
申请号：KR1020100055243
申请日：2010-06-11
Applicant: 서울대학교산학협력단
Abstract: PURPOSE: A multiple channel receiver using a central control equipment is provided to perform an offset control, a phase control, and an equalizing control using a device. CONSTITUTION: A multiplexer(140) receives a phase control code from a global control unit. The multiplexer offers a restoration clock of a specific delay time to a sampler in order to perform data sampling. An equalizer(110) receives the equalizer control code from the global control unit. The equalizer controls the frequency dependency of the amplifying gain. The equalizer amplifies the received data signal. The equalizer offers the amplified data signal to the sampler.
Abstract translation: 目的：提供使用中央控制设备的多通道接收机，以执行偏移控制，相位控制和使用设备的均衡控制。 构成：多路复用器（140）从全局控制单元接收相位控制代码。 复用器为采样器提供具有特定延迟时间的恢复时钟，以执行数据采样。 均衡器（110）从全局控制单元接收均衡器控制代码。 均衡器控制放大增益的频率依赖性。 均衡器放大接收的数据信号。 均衡器将放大的数据信号提供给采样器。
-
公开(公告)号：KR1020110114138A
公开(公告)日：2011-10-19
申请号：KR1020100033618
申请日：2010-04-13
Applicant: 서울대학교산학협력단
IPC: H04L7/033
CPC classification number: H04L7/0331
Abstract: 본 발명에 따른 올-디지털 클럭 데이터 복원 회로(ADCDR)는 위상검출기가 출력하는 업/다운(UP/DN) 신호의 패턴을 모니터하여 업/다운을 반복하는 경우에는 반복횟수를 카운트하여 반복횟수가 선정된 횟수를 초과하는 경우 비례이득의 스텝크기를 감소시키고, 업 또는 다운을 지속하여 위상에러의 극성변화가 없는 경우에는 지속횟수를 카운트하여 선정된 횟수이상인 경우 비례이득의 스텝크기를 증가시켜, 업/다운 신호 패턴에 따라 비례이득 스텝크기를 조절하는 것을 특징으로 한다.
-
公开(公告)号：KR1020100062893A
公开(公告)日：2010-06-10
申请号：KR1020090076780
申请日：2009-08-19
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
Abstract: PURPOSE: A time to digital converter and a digital phase-locked loop are provided to improve a phase-alignment accuracy by detecting not only a phase error but also a frequency error. CONSTITUTION: A converter(120) receives a first signal and a second signal. The converter gradually delays the second signal using delay elements. The converter outputs the phase error of the second signal about the first signal. A phase frequency detector(110) receives a third signal from one node among the first signal and the node of a plurality of delay elements. The phase-frequency detector outputs a phase difference about the first signal and the third signal. A frequency detector(130) outputs the frequency error of the second signal about the first signal to a digital code using the second signal and the output signal of the phase-frequency detector.
Abstract translation: 目的：提供数字转换器和数字锁相环的时间，通过不仅检测相位误差而且通过检测频率误差来提高相位对准精度。 构成：A转换器（120）接收第一信号和第二信号。 转换器使用延迟元件逐渐延迟第二信号。 转换器输出关于第一信号的第二信号的相位误差。 相位频率检测器（110）从多个延迟元件的第一信号和节点中的一个节点接收第三信号。 相位频率检测器输出关于第一信号和第三信号的相位差。 频率检测器（130）使用第二信号和相位 - 频率检测器的输出信号将关于第一信号的第二信号的频率误差输出到数字码。
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.032 seconds)
