-
公开(公告)号:DE102008051633B4
公开(公告)日:2019-03-28
申请号:DE102008051633
申请日:2008-10-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
IPC: H03F3/68
Abstract: Kompensierte mehrstufige Verstärkervorrichtung, umfassend:mehrere Verstärkerstufen (500A, 500B; 802, 810, 814, 818), wobei jede Stufe (500A; 500B; 802; 810; 814; 818) ein Signal verstärkt, welches dieser Stufe (500A; 500B; 802; 810; 814; 818) zugeführt ist, undeinen Kompensationsmechanismus (524; 822), welcher mit dem Ausgang (522; 820) der mehreren Verstärkerstufen (500A, 500B; 802, 810, 814, 818) verbunden ist, wobei eine der Verstärkerstufen (500A; 802; 810; 814; 818) einen Knoten (508; 808; 812; 816) mit einer hohen Verstärkung umfasst, wobei der Knoten (508; 808; 812; 816) mit der hohen Verstärkung durch eine Verbindung von einem Drain-Anschluss eines Transistors mit einem Drain-Anschluss eines weiteren Transistors oder durch eine Verbindung von einem Drain-Anschluss eines Transistors mit einem Drain-Anschluss eines weiteren Transistors, welche mit einer Last verbunden ist, definiert ist, wobei der Knoten (508; 808; 812; 816) mit der hohen Verstärkung keine direkte Verbindung mit einem Transistor aufweist, welcher derart verschaltet ist, dass der Transistor die Funktion einer Diode aufweist, wobei der Kompensationsmechanismus eine Kapazität (524; 822) umfasst.
-
公开(公告)号:DE102010001694B4
公开(公告)日:2016-11-10
申请号:DE102010001694
申请日:2010-02-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
Abstract: Vorrichtung (200) umfassend: eine erste Stromspiegelanordnung (202, 204) gekoppelt mit einer ersten Eingangssignalanordnung (206), wobei die erste Eingangssignalanordnung (206) eine erste Eingangsstromquelle (210) und eine erste Impedanz (208) umfasst, und eine zweite Stromspiegelanordnung (216, 218) gekoppelt mit einer zweiten Eingangssignalanordnung (220), wobei die zweite Eingangssignalanordnung (220) eine zweite Eingangsstromquelle (224) und eine zweite Impedanz (222) umfasst, und wobei die zweite Stromspiegelanordnung (216, 218) über eine Referenzstromquelle (212) mit der ersten Stromspiegelanordnung (202, 204) gekoppelt ist.
-
公开(公告)号:DE102011054032A1
公开(公告)日:2012-04-05
申请号:DE102011054032
申请日:2011-09-29
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
IPC: H03K19/0185
Abstract: Eine Pegelumsetzschaltung (100) ist eingerichtet, um einen Eingangs-Spannungsbereich in einen Ausgangs-Spannungsbereich umzusetzen. Zu diesem Zweck umfasst die Pegelumsetzschaltung (100) eine Signalanalyseeinrichtung (110) und ein Ausgangslatch (112). Die Signalanalyseeinrichtung (110) ist ausgestaltet, um abhängig von einer Pegeländerung an einem Eingangsanschluss (102) der Pegelumsetzschaltung (100) selektiv ein Zustandsänderungssignal zu erzeugen. Das Ausgangslatch (112) ist eingerichtet, um abhängig von dem Zustandsänderungssignal einen Spannungspegel des gelatchten Ausgangssignals (OUT) festzulegen.
-
公开(公告)号:DE102010060184A1
公开(公告)日:2011-07-14
申请号:DE102010060184
申请日:2010-10-26
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
IPC: H03H11/28
Abstract: Die vorliegende Offenbarung betrifft das Mindern von Nebenwirkungen von Impedanztransformationsschaltungen. Eine Vorrichtung umfasst einen Impedanztransformationsschaltkreis (210) zum Produzieren mindestens einer Impedanztransformation, wobei ein erster Knoten des Impedanztransformationsschaltkreises (210) mit einem Eingangsknoten eines Pufferschaltkreises (204) gekoppelt ist. Ein Spannungsteiler (220) ist mit einem zweiten Knoten des Impedanztransformationsschaltkreises (210), mit einem Ausgangsknoten des Pufferschaltkreises (204) und mit einem Vorspannungspunkt (218) gekoppelt, wobei der Vorspannungspunkt (218) dem Impedanztransformationsschaltkreis (210) eine Vorspannung zuführt.
-
公开(公告)号:DE102010029608A1
公开(公告)日:2010-12-09
申请号:DE102010029608
申请日:2010-06-02
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
-
公开(公告)号:DE102009035945A1
公开(公告)日:2010-02-18
申请号:DE102009035945
申请日:2009-08-03
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER , ZHANG ZISAN
IPC: H03D7/14
-
公开(公告)号:DE102004049161B4
公开(公告)日:2009-10-29
申请号:DE102004049161
申请日:2004-10-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor: VOGEL CHRISTIAN , DRAXELMAYR DIETER , KUBIN GERNOT
-
公开(公告)号:DE102005051084A1
公开(公告)日:2007-04-26
申请号:DE102005051084
申请日:2005-10-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
Abstract: The arrangement has an output at which a voltage controlled output potential is provided. A controllable output transistor (21) is connected with the output in a load side. An error detection circuit (26) provides a control signal during deviation of the potential from a reference value. A monitoring circuit (30) monitors the control signal, where the monitoring circuit charges and/or discharges a control terminal of the transistor on determining that the control signal is outside a given region, till the control signal is again within a given region.
-
公开(公告)号:DE102004009611A1
公开(公告)日:2005-09-22
申请号:DE102004009611
申请日:2004-02-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
Abstract: Time-continuous sigma/delta analog-to-digital converter for converting an analog input signal into a digital output signal (D), having at least one analog filter ( 3 ) which filters the analog input signal present at a signal input ( 2 ) of the analog filter ( 3 ), a quantizer ( 12 ) which is clocked by a clock signal (CLK) and quantizes the filtered analog signal, output by the analog filter ( 3 ), in order to generate the digital output signal (D), and having at least one reference capacitor ( 28 ) which can be continuously charged to a reference voltage (V REF ) by a current source ( 31 ) for displacing a constant charge (Q) to/from the analog filter ( 3 ), such that no voltage jumps occur at the analog filter ( 3 ).
-
50.
公开(公告)号:DE102004004305A1
公开(公告)日:2005-08-18
申请号:DE102004004305
申请日:2004-01-28
Applicant: INFINEON TECHNOLOGIES AG
Inventor: DRAXELMAYR DIETER
Abstract: The band spacing-reference circuit used to generate a reference current [Iref] has a pair of bipolar transistors [T1,T2] with a common base connection to a fixed reference. The collectors [C1,C2] are coupled top a current ratio circuit [15,16] that set the proportional values. The emitters [E1,E2] connect to provide a summed current resulting in the reference current.
-
-
-
-
-
-
-
-
-