中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

73 records (took 0.022 seconds)

    СПОСОБЫ И УСТРОЙСТВО LDPC-КОДИРОВАНИЯ
    42.
    发明专利
    СПОСОБЫ И УСТРОЙСТВО LDPC-КОДИРОВАНИЯ 未知

    公开(公告)号：RU2395902C2

    公开(公告)日：2010-07-27

    申请号：RU2007106450

    申请日：2005-07-20

    Applicant: QUALCOMM INC

    Inventor： RICHARDSON TOM ,  TSZIN KHOJ

    IPC: H03M13/00

    Abstract: Изобретениеотноситсяк системесвязии предназначенодлякодированияданныхприобнаружениии исправленииошибокпосредством, например, использованиякодовконтроляпочетности, такихкаккодыс низкойплотностьюконтроляпочетности. Техническийрезультат - повышениеточностипередачиинформации. LDPC - кодерможетбытьреализованс уровнемпараллелизма, которыйменьшеполногопараллелизмаструктурыкода, используемойдлятого, чтобыуправлятьпроцессомкодирования. Каждаякомандаотносительнопростогомикрокода, используемогодлятого, чтобыописыватьструктурукода, можетбытьсохраненаи исполненанесколькораз, чтобывыполнитькодированиекодовогослова. Различныезначениядлиныкодовогословамогутподдерживатьсяс помощьюодногонабораинструкциймикрокода, ноприэтомкодреализуетсяразличноечислоразв зависимостиоткоэффициентарасширения, выбранногодляиспользования. LDPC-кодерможетпереключатьсямеждукодированиемкодовыхсловразличнойдлиныбезнеобходимостиизменятьсохраненнуюинформациюописаниякодапосредствомпростогоизменениякоэффициентарасширениякода, используемогодлятого, чтобыуправлятьпроцессамикодирования. Прикодированиикодовыхсловкорочемаксимальнойподдерживаемойдлиныкодовогослованекоторыеячейкихраненияблоковилирегистрымогутоставатьсянеиспользованными. 4 н. и 47 з.п. ф-лы, 5 ил., 2 табл.

    LDPC decoding methods and apparatus
    43.
    发明专利
    LDPC decoding methods and apparatus 未知

    公开(公告)号：AU2010200777A1

    公开(公告)日：2010-03-25

    申请号：AU2010200777

    申请日：2010-03-02

    Applicant: QUALCOMM INC

    Inventor： RICHARDSON TOM ,  NOVICHKOV VLADIMIR ,  JIN HUI

    IPC: H03M13/00

    Abstract: A flexible and relatively hardware efficient LDPC decoder is described. The decoder can be implemented with a level of parallelism which is less than the full parallelism of the code structure used to control the decoding process. Each command of a relatively simple control code used to describe the code structure can be stored and executed multiple times to complete the decoding of a codeword. Different codeword lengths are supported using the same set of control code instructions but with the code being implemented a different number of times depending on the codeword length. The decoder can switch between decoding codewords of different lengths, without the need to change the stored code description information, by simply changing a code lifting factor that is indicative of codeword length and is used to control the decoding process.; When decoding codewords shorter than the maximum supported codeword length some block storage locations may go unused.

    LDPC decoding methods and apparatus
    44.
    发明专利
    LDPC decoding methods and apparatus 未知

    公开(公告)号：AU2010200776A1

    公开(公告)日：2010-03-25

    申请号：AU2010200776

    申请日：2010-03-02

    Applicant: QUALCOMM INC

    Inventor： RICHARDSON TOM ,  NOVICHKOV VLADIMIR ,  JIN HUI

    IPC: H03M13/00

    Abstract: A flexible and relatively hardware efficient LDPC decoder is described. The decoder can be implemented with a level of parallelism which is less than the full parallelism of the code structure used to control the decoding process. Each command of a relatively simple control code used to describe the code structure can be stored and executed multiple times to complete the decoding of a codeword. Different codeword lengths are supported using the same set of control code instructions but with the code being implemented a different number of times depending on the codeword length. The decoder can switch between decoding codewords of different lengths, without the need to change the stored code description information, by simply changing a code lifting factor that is indicative of codeword length and is used to control the decoding process.; When decoding codewords shorter than the maximum supported codeword length some block storage locations may go unused.

    LDPC DECODING METHODS AND APPARATUS LDPC
    45.
    发明专利
    LDPC DECODING METHODS AND APPARATUS LDPC 未知

    公开(公告)号：HK1131474A1

    公开(公告)日：2010-01-22

    申请号：HK09111354

    申请日：2009-12-03

    Applicant: QUALCOMM INC

    Inventor： RICHARDSON TOM ,  JIN HUI ,  NOVICHKOV VLADIMIR

    IPC: H03M20060101

    Abstract: A flexible and relatively hardware efficient LDPC decoder is described. The decoder can be implemented with a level of parallelism which is less than the full parallelism of the code structure used to control the decoding process. Each command of a relatively simple control code used to describe the code structure can be stored and executed multiple times to complete the decoding of a codeword. Different codeword lengths are supported using the same set of control code instructions but with the code being implemented a different number of times depending on the codeword length. The decoder can switch between decoding codewords of different lengths, without the need to change the stored code description information, by simply changing a code lifting factor that is indicative of codeword length and is used to control the decoding process.; When decoding codewords shorter than the maximum supported codeword length some block storage locations may go unused.

    СПОСОБЫ И УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ С ИСПОЛЬЗОВАНИЕМ МНОЖЕСТВА НЕСУЩИХ
    46.
    发明专利
    СПОСОБЫ И УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ С ИСПОЛЬЗОВАНИЕМ МНОЖЕСТВА НЕСУЩИХ 未知

    公开(公告)号：RU2372748C2

    公开(公告)日：2009-11-10

    申请号：RU2006140237

    申请日：2004-10-15

    Applicant: QUALCOMM INC

    Inventor： LAROJA RADZHIV ,  LI TSZJUN I ,  RICHARDSON TOM

    IPC: H04W36/28 ,  H04L5/02 ,  H04L27/26 ,  H04W16/00 ,  H04W16/02 ,  H04W16/24 ,  H04W28/18 ,  H04W48/12

    Abstract: Изобретениеотноситсяк техникесвязии можетбытьиспользованов системахсвязи, поддерживающихприменениеразличныхуровнейиспользованияшириныполосычастотс использованиемоднойилинесколькоконфигурацийсот. Способформированияинформациио качествелинийсвязидлядоступныхлинийсвязив мобильномустройствесвязив системе, использующеймножествонесущихчастот, заключаетсяв том, чтопринимаютпервыйсигнал-маяк, соответствующийпервойнесущейчастотепервогосекторапервойсоты, измеряютэнергиюпринятогопервогосигнала-маякадляформированияоценкикачествапервойлиниисвязи, которуюможноустановитьс первойточкойприсоединениясети, соответствующейпервойнесущейчастотев первомсекторепервойсоты, иоцениваюткачестволиниисвязи, которуюможноустановитьсовторойточкойприсоединениясетив упомянутомпервомсекторепервойсоты, соответствующейвторойнесущейчастоте, отличающейсяотпервойнесущейчастоты, наоснованииэнергии, измереннойв первомпринятомсигнале-маяке, иизвестнойинформациио постояннойразностимощностимеждууровнямимощностипередачисигналов, передаваемыхв первомсекторес использованиемпервойи второйнесущихчастот. Техническийрезультат - облегчениеработымобильногоузлаприразличномколичественесущихнаодинсектор. 4 н.п. и 17 з.п. ф-лы, 25 ил.

    MEMORY EFFICIENT LDPC DECODING METHODS AND APPARATUS
    49.
    发明公开
    MEMORY EFFICIENT LDPC DECODING METHODS AND APPARATUS 审中-公开
    内存使用效率，LDPC解码方法和装置

    公开(公告)号：EP1782541A4

    公开(公告)日：2009-03-18

    申请号：EP05782140

    申请日：2005-08-01

    Applicant: QUALCOMM INC

    Inventor： RICHARDSON TOM ,  NOVICHKOV VLADIMIR

    IPC: H03M13/11

    CPC classification number: H03M13/6362 ,  H03M13/1105 ,  H03M13/1111 ,  H03M13/1114 ,  H03M13/1117 ,  H03M13/1122 ,  H03M13/1137

    Abstract: Methods and apparatus for implementing memory efficient LDPC decodes are described. In accordance with the invention message information is stored in a compressed state for check node processing operations. The state for a check node is fully updated and then subject to an extraction process to generate check node to variable node messages. The signs of messages received from variable nodes may be stored by the check node processor module of the invention for use in message extraction. The check node processor can process messages in variable node order thereby allowing the variable node processor and check node processor to operate on messages in the same order reducing or eliminating the need to buffer and/or reorder messages passed between check nodes and variable nodes. Graph structures which allow check node processing on one graph iteration to proceed before the previous graph iteration has been completed are also described.

Patent Agency Ranking