-
公开(公告)号：FR3071355B1
公开(公告)日：2019-08-30
申请号：FR1758697
申请日：2017-09-20
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS
IPC: H01L27/115 , G11C16/02 , H01L29/788
Abstract: Le circuit intégré de mémoire EEPROM comporte des cellules-mémoires (CEL) arrangées dans un plan-mémoire (PM) et comportant un transistor d'accès (TA) en série avec un transistor d'état (TE), chaque transistor d'accès (TA) étant couplé sur sa région de source à la ligne de source (SL) correspondante, et chaque transistor d'état (TE) étant couplé sur sa région de drain (TEd) à la ligne de bit (BL) correspondante. La grille flottante de chaque transistor d'état (TE) reposant sur une couche diélectrique (OX) ayant une première partie d'une première épaisseur (el), et une deuxième partie (TN) d'une deuxième épaisseur (e2) inférieure à la première épaisseur (el), dans lequel la deuxième partie (TN) est située du côté de la source (TEs) du transistor d'état.
-
公开(公告)号：FR3066033B1
公开(公告)日：2019-06-21
申请号：FR1753971
申请日：2017-05-05
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS , AMEZIANE EL HASSANI CHAMA
Abstract: Le dispositif d'étage tampon (DIS) comporte une entrée de données (ED) pour recevoir un signal de données (DAT), une entrée d'horloge (ECL) pour recevoir un signal d'horloge (CLK), une sortie de données (SD) et des moyens de traitement (MTR) configuré pour délivrer sur la sortie de données (SD) les données dudit signal de donnée (DAT) de manière synchrone avec des cycles d'horloges (CCL) du signal d'horloge (CLK). Les moyens de traitement (MTR) comportent un premier module tampon (ACBUF) configuré pour délivrer sur la sortie de données (SD) chaque donnée de manière synchrone avec un premier front du signal d'horloge (F1) et pendant une première moitié de cycle d'horloge (CCL), et un deuxième module tampon (DCBUF) configuré pour maintenir ladite donnée sur la sortie de données (SD) pendant la deuxième moitié du cycle d'horloge (CCL).
-
公开(公告)号：FR3070222A1
公开(公告)日：2019-02-22
申请号：FR1757700
申请日：2017-08-16
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS
IPC: H01L27/105
Abstract: L'invention concerne une puce électronique comprenant des premiers transistors (8) connectés en parallèle et séparés les uns des autres par des premières tranchées isolantes (S3) dont la profondeur dépend de leur largeur maximale.
-
公开(公告)号：FR3054722B1
公开(公告)日：2018-08-17
申请号：FR1657160
申请日：2016-07-26
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS
IPC: H01L23/60 , H01L21/822 , H01L27/02 , H01L29/866
-
公开(公告)号：FR3044460B1
公开(公告)日：2018-03-30
申请号：FR1561649
申请日：2015-12-01
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS , BRECTE VICTORIEN
IPC: G11C7/06
-
Patent Agency Ranking
公开(公告)号：FR3007185B1
公开(公告)日：2015-06-19
申请号：FR1355439
申请日：2013-06-12
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS , BATTISTA MARC
IPC: G11C14/00
-
公开(公告)号：FR3007186A1
公开(公告)日：2014-12-19
申请号：FR1355440
申请日：2013-06-12
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS , BATTISTA MARC
IPC: G11C14/00
Abstract: Dispositif de mémoire, comprenant au moins une cellule-mémoire (CEL) comportant une cellule-mémoire élémentaire du type SRAM (CELSR) et une unique cellule-mémoire élémentaire non volatile du type EEPROM (E1) connectée entre une borne d'alimentation (BAL) et la cellule-mémoire élémentaire du type SRAM (CELSR).
-
公开(公告)号：FR3006804A1
公开(公告)日：2014-12-12
申请号：FR1355179
申请日：2013-06-05
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS
Abstract: L'invention concerne un procédé d'effacement d'une mémoire de type EEPROM effaçable par page, le procédé comprenant des étapes consistant à : recevoir par la mémoire une commande (CMD) associée à un ensemble d'adresses de pages de la mémoire à effacer, chaque page comprenant plusieurs groupes de cellules mémoire formant chacun un mot, pour chaque adresse de l'ensemble d'adresses, sélectionner une ligne de mot (WL ) correspondant à une page de la mémoire, et déclencher l'effacement simultané de toutes les lignes de mot sélectionnées.
-
公开(公告)号：FR3006094A1
公开(公告)日：2014-11-28
申请号：FR1354529
申请日：2013-05-21
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS
IPC: G11C7/10
Abstract: L'invention concerne un circuit de mémoire EEPROM (3) comportant, entre un registre de réception des données (36) et un décodeur de colonne (33), une mémoire tampon (39) dont la taille correspond à la taille d'un page de données.
-
公开(公告)号：FR2990783B1
公开(公告)日：2014-05-02
申请号：FR1254582
申请日：2012-05-21
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANCOIS
IPC: G06F11/08
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.025 seconds)
