中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

181 records (took 0.027 seconds)

    Rapid partial configuration of reconfigurable devices
    51.
    发明申请
    Rapid partial configuration of reconfigurable devices 有权
    可重构设备的快速部分配置

    公开(公告)号：US20030145193A1

    公开(公告)日：2003-07-31

    申请号：US10319436

    申请日：2002-12-13

    Applicant: STMicroelectronics Pvt. Ltd.

    Inventor： Ashish Kumar Goel ,  Manish Agarwal

    IPC: G06F009/00

    CPC classification number: G06F17/5054

    Abstract: A system and method for enabling rapid partial configuration of reconfigurable devices, wherein configuration definition means define partial configuration requirements, and contain at least a starting address of configuration data for the partial reconfiguration, data size specifying the number of contiguous locations to be reconfigured, and desired configuration data corresponding to the contiguous locations. Configuration loading means provides for loading the configuration data into the reconfigurable device according to the partial configuration requirements.

    Abstract translation: 一种用于实现可重构设备的快速部分配置的系统和方法，其中配置定义装置定义部分配置要求，并且至少包含用于部分重配置的配置数据的起始地址，指定要重新配置的连续位置的数量的数据大小，以及 对应于相邻位置的所需配置数据。 配置加载手段提供根据部分配置要求将配置数据加载到可重配置设备中。

    Capacitor discharge ignition (CDI) system
    52.
    发明申请
    Capacitor discharge ignition (CDI) system 有权
    电容放电点火（CDI）系统

    公开(公告)号：US20030056773A1

    公开(公告)日：2003-03-27

    申请号：US10256216

    申请日：2002-09-26

    Applicant: STMicroelectronics Pvt. Ltd.

    Inventor： Saibal Dutt ,  Nabarun Dasgupta ,  Nikhil Kulshrestha

    IPC: F02P015/08 ,  F02P003/06

    CPC classification number: F02P15/10 ,  F02D2041/2075 ,  F02P3/0846 ,  F02P3/0884

    Abstract: A capacitor discharge ignition (CDI) system is capable of generating intense continuous electrical discharge at a spark gap for a desired duration and may include a second controllable power switching circuit with its input terminal connected to an output terminal of a high voltage DC source device. An output terminal of the second controllable power switching circuit is connected to an input terminal of a first power switching circuit. The second controllable power switching circuit may also have a control terminal connected to an output of a controller. The first controllable power switching circuit may be used for discharging a discharge capacitor, and the second controllable power switching circuit may cause charging of the discharge capacitor. As such, an ignition current through an ignition coil of the system is enabled for any desired number of cycles during both the charge and discharge cycles of the discharge capacitor.

    Abstract translation: 电容器放电点火（CDI）系统能够在火花隙处产生强烈的连续放电达期望的持续时间，并且可以包括第二可控功率开关电路，其输入端连接到高压DC源装置的输出端。 第二可控电源开关电路的输出端连接到第一电源开关电路的输入端。 第二可控功率开关电路还可以具有连接到控制器的输出的控制端子。 第一可控功率开关电路可以用于放电放电电容器，并且第二可控功率开关电路可以引起放电电容器的充电。 因此，在放电电容器的充电和放电循环期间，通过系统的点火线圈的点火电流能够进行任何所需数量的循环。

    Field programmable logic device with efficient memory utilization
    53.
    发明申请
    Field programmable logic device with efficient memory utilization 有权
    现场可编程逻辑器件，具有高效的内存利用率

    公开(公告)号：US20030001614A1

    公开(公告)日：2003-01-02

    申请号：US10186346

    申请日：2002-06-28

    Applicant: STMicroelectronics Pvt. Ltd.

    Inventor： Moninder Singh ,  Anurag Chaudhry

    IPC: H03K019/177

    CPC classification number: H03K19/1776 ,  H03K19/17736

    Abstract: A field programmable logic device includes at least two independently configurable embedded memory structures. The memory structures may differ in at least one parameter, such as memory size, available configuration depths, and available configuration widths. As such, a more efficient memory utilization is provided.

    Abstract translation: 现场可编程逻辑器件包括至少两个可独立配置的嵌入式存储器结构。 存储器结构在至少一个参数中可能不同，例如存储器大小，可用配置深度和可用配置宽度。 因此，提供了更有效的存储器利用。

    Circuit de génération d'une tension de référence
    55.
    发明公开
    Circuit de génération d'une tension de référence 审中-公开
    产生参考电压的电路

    公开(公告)号：EP2930583A2

    公开(公告)日：2015-10-14

    申请号：EP15160418.8

    申请日：2015-03-23

    Applicant: STmicroelectronics SA ,  STMicroelectronics Pvt. Ltd.

    Inventor： Blanc, Jean-Pierre ,  Singh, Pratap Narayan

    IPC: G05F3/30

    CPC classification number: G05F3/16 ,  G05F3/26 ,  G05F3/267 ,  G05F3/30

    Abstract: L'invention concerne un circuit de génération d'une tension de référence (V OUT ), comprenant une première source de courant (M4) en série avec un premier transistor bipolaire (Q8) ; une deuxième source de courant (M5) en série avec une première résistance (R8) ; une troisième source de courant (M6) en série avec un deuxième transistor bipolaire (Q9), la troisième source de courant étant en miroir de courant avec la première source de courant ; une deuxième résistance (R9) entre la base du deuxième transistor bipolaire (Q9) et le point de connexion entre la deuxième source de courant et la première résistance ; et une quatrième source de courant (M7) en série avec une troisième résistance (R10), le point de connexion entre la quatrième source de courant (M7) et la troisième résistance (R10) définissant une borne de tension de référence (V OUT ).

    Abstract translation: 本发明涉及一种参考电压产生电路（VOUT），其包括与第一双极晶体管（Q8）串联的第一电流源（M4）; 与第一电阻器（R8）串联的第二电流源（M5）; 与第二双极晶体管（Q9）串联的第三电流源（M6），所述第三电流源与所述第一电流源处于电流镜中; 在第二双极晶体管（Q9）的基极和第二电流源与第一电阻器之间的连接点之间的第二电阻器（R9） 和串联的第四电流源（M7）与第三电阻器（R10），所述第四电流源（M7）和所述第三电阻器（R10），其限定一个参考电压端（VOUT）之间的连接点。

    A low power flip flop circuit
    56.
    发明公开
    A low power flip flop circuit 有权
    Schwachstrom触发器-Schaltung

    公开(公告)号：EP2830221A1

    公开(公告)日：2015-01-28

    申请号：EP14190037.3

    申请日：2007-12-28

    Applicant: STMicroelectronics Pvt. Ltd.

    Inventor： Jain, Abhishek

    IPC: H03K19/00 ,  H03K3/287

    CPC classification number: H03K19/0013 ,  H03K3/012 ,  H03K3/356156

    Abstract: The present invention provides a flip flop circuit utilizing low power dissipation. The low power flip-flop circuit 300 includes a sensing circuit 304, a clock generating circuit 306, and an output sensing circuit. The flip flop is positive edge triggered and operates on an internally generated pseudo clock signal. The sensing circuit senses a change in an input signal and an output signal of the flip-flop output. The clock generating circuit generates a pseudo clock signal with a sharp rise and fall depending on an external clock signal. In very large scale integration (VLSI) applications the data activity is generally of the order of 2-10 % of clock activity, so, the switching current which flows between a power supply to a ground terminal, when the data is constant and clock is toggling leads to high power dissipation and electromagnetic emissions (which has now become a serious problem in VLSI digital designs).

    Abstract translation: 本发明提供一种利用低功耗的触发器电路。 低功率触发器电路300包括感测电路304，时钟发生电路306和输出感测电路。 触发器为正边沿触发，并在内部产生的伪时钟信号上工作。 感测电路检测输入信号和触发器输出的输出信号的变化。 时钟发生电路根据外部时钟信号产生急剧上升和下降的伪时钟信号。 在超大规模集成（VLSI）应用中，数据活动通常是时钟活动的2-10％的量级，所以当数据为恒定的时候，在接地端子的电源之间流动的开关电流，时钟为 切换导致高功率耗散和电磁辐射（现在已成为VLSI数字设计中的严重问题）。

    High speed level shifter
    60.
    发明公开
    High speed level shifter 有权
    高速电平转换器

    公开(公告)号：EP1901430A3

    公开(公告)日：2009-12-23

    申请号：EP07114839.9

    申请日：2007-08-23

    Applicant: STMicroelectronics Pvt. Ltd.

    Inventor： Srivastava, Ankit ,  Jandial, Sourav

    IPC: H03K19/0185 ,  H03K3/356

    CPC classification number: H03K19/018528 ,  H03K3/012 ,  H03K3/356165 ,  H03K3/356182

    Abstract: The present invention provides a level shifter circuit capable of high frequency operations. The level shifter circuit utilizes a dynamic charge injection device, which diminishes a capacitive coupling effect between a gate and a drain of input NMOS devices, when the input signal switches from a high logic level to a low logic level. The dynamic charge injection device is incorporated at output nodes to provide initial thrust to the level shifter circuit, which triggers a positive regenerative feedback of cross-coupled pull up PMOS devices enabling a rapid transition and hence the high frequency operations.

Patent Agency Ranking