公开(公告)号：JP4294751B2

公开(公告)日：2009-07-15

申请号：JP5188698

申请日：1998-03-04

Applicant: エスティーマイクロエレクトロニクス エス.アール.エル.STMicroelectronics S.r.l.

Inventor： フェラーリ パオロ ,  モンタニーニ ピエトロ ,  ヴィーニャ ベネデット ,  フェレーラ マルコ

IPC: G01L9/08 ,  H01L29/84 ,  G01L9/00

CPC classification number: G01L9/0054 ,  G01L9/0055

公开(公告)号：JP2008546124A

公开(公告)日：2008-12-18

申请号：JP2008514105

申请日：2006-06-01

Applicant: エスティーマイクロエレクトロニクス エス.アール.エル.STMicroelectronics S.r.l.

Inventor： ピロヴァーノ アゴスティーノ ,  ぺリッツァー ファビオ

IPC: G11C13/00 ,  H01L27/10 ,  H01L27/105 ,  H01L45/00

CPC classification number: G11C11/5678 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2013/0078 ,  G11C2013/0083 ,  G11C2013/009 ,  G11C2213/79

Abstract: 相変化メモリセル（２）をプログラムするための方法および装置を開示する。 相変化メモリセル（２）は相変化物質よりなるメモリ素子を含み、この相変化物質が結晶質であり最小の抵抗値レベルを有する第１状態（「１１」）、非晶質であり最大の抵抗値レベルを有する第２状態（「００」）、および、抵抗値レベルがそれらの間となる複数の中間状態を有する。 上記の方法は、相変化メモリセル（２）をセット、リセット、または、中間状態の１つにプログラムするために、プログラミングパルスを使用するステップを含む。 中間状態にプログラムするために、プログラミングパルスは、非晶質の相変化物質内を通る平均直径（Ｄ）を有する結晶質のパーコレーション通路をつくり、そして、第２のプログラミングパルスが、結晶質のパーコレーション通路の直径（Ｄ）を変更して、相変化メモリセルを適切な電流レベルにプログラムをする。

公开(公告)号：JP4153101B2

公开(公告)日：2008-09-17

申请号：JP25285098

申请日：1998-09-07

Applicant: エスティーマイクロエレクトロニクス エス.アール.エル.STMicroelectronics S.r.l.

Inventor： ナガリ アンジェロ ,  ニコッリーニ ジェルマノ

IPC: H03M3/02

CPC classification number: H03M3/342 ,  H03M3/43 ,  H03M3/438

公开(公告)号：JP4094713B2

公开(公告)日：2008-06-04

申请号：JP1849098

申请日：1998-01-30

Applicant: エスティーマイクロエレクトロニクス エス.アール.エル.STMicroelectronics S.r.l.

Inventor： カッラーラ アッナ ,  カレガニ カミラ ,  リヴァ カルロ ,  フラーチン ロレンツォ

IPC: H01L21/316 ,  H01L23/28 ,  H01L21/8247 ,  H01L23/00 ,  H01L23/31 ,  H01L23/532 ,  H01L27/115 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L23/564 ,  H01L23/3171 ,  H01L23/5329 ,  H01L2924/0002 ,  Y10S438/958 ,  H01L2924/00

Abstract: A process for the formation of a device edge morphological structure (30) for protecting and sealing peripherally an electronic circuit integrated in a major surface (5) of a substrate of semiconductor material (6) is of the type that calls for formation above the major surface (5) of at least one dielectric multilayer (20) comprising a layer of amorphous planarizing material (22) having a continuous portion extending between two contiguous areas with a more internal first area (3') and a more external second area (4') in the morphological structure (30). In accordance with the present invention inside the device edge morphological structure (30) in the substrate (6) is formed an excavation on the side of the major surface (5) the more internal first area (3') of the morphological structure (30) in a zone in which is present the continuous portion of the dielectric multilayer (20).

公开(公告)号：JP4037472B2

公开(公告)日：2008-01-23

申请号：JP13438096

申请日：1996-05-01

Applicant: エスティーマイクロエレクトロニクスエス.アール.エルSTMicroelectronics S.r.l.

Inventor： アントニオ・アンドレイニ ,  クラウディオ・コンティーロ ,  リカルド・デペトロ

IPC: H01L21/8238 ,  H01L21/8249 ,  H01L27/06 ,  H01L27/092 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/0878 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/7816 ,  H01L29/7835

公开(公告)号：JP3935667B2

公开(公告)日：2007-06-27

申请号：JP2000273887

申请日：2000-09-08

Applicant: エスティーマイクロエレクトロニクス エス.アール.エル.STMicroelectronics S.r.l.

Inventor： パウ ダニロ ,  ルイサ サッキ マリア ,  ボルトット ルカ

IPC: H03M7/30 ,  H04N7/26 ,  H04N7/30 ,  H04N7/50

CPC classification number: H04N19/42 ,  H04N19/115 ,  H04N19/124 ,  H04N19/14 ,  H04N19/15 ,  H04N19/159 ,  H04N19/172 ,  H04N19/176 ,  H04N19/60 ,  H04N19/61

公开(公告)号：JP2006067573A

公开(公告)日：2006-03-09

申请号：JP2005225630

申请日：2005-08-03

Applicant: Stmicroelectronics Srl ,  エッセティマイクロエレクトロニクス エッセ.エルレ.エルレ.Stmicroelectronics S.R.L.

Inventor： PELLERITI ROBERTO

IPC: H03F1/26 ,  H03F1/56 ,  H03F3/45 ,  H03G3/10

CPC classification number: H03F1/56 ,  H03F1/26 ,  H03F3/183 ,  H03F3/45103 ,  H03F2200/372 ,  H03F2203/45492 ,  H03F2203/45722

Abstract: PROBLEM TO BE SOLVED: To provide a low noise amplifier showing a fixed input resistance, or showing satisfactory linearity when an input signal is high and a satisfactory noise pattern when the input signal is low. SOLUTION: This low noise amplifier is provided with a first circuit block capable of amplifying a first voltage signal that is input to the amplifier. The first circuit block includes a first terminal coupled to a first power supply voltage by a first variable resistance and a second terminal coupled to a second power supply voltage. The second terminal is coupled to the output terminal of the amplifier, and the input voltage signal is applied to a further terminal of the first circuit block. The amplifier also includes a feedback network coupled to the output terminal and to the further terminal of the first circuit block, and a second circuit means (3) coupled between the second power supply voltage and the other terminal of the first circuit block. The second circuit means is adapted to compensate for variations in the value of the first variable resistance to ensure the substantially constant input resistance of the amplifier. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种显示固定输入电阻的低噪声放大器，或者当输入信号为高电平时显示令人满意的线性度，并且当输入信号为低时提供令人满意的噪声模式。 解决方案：该低噪声放大器设置有能够放大输入到放大器的第一电压信号的第一电路块。 第一电路块包括通过第一可变电阻耦合到第一电源电压的第一端子和耦合到第二电源电压的第二端子。 第二端子耦合到放大器的输出端，并且输入电压信号被施加到第一电路块的另一个端子。 放大器还包括耦合到输出端子和第一电路块的另一端子的反馈网络，以及耦合在第二电源电压和第一电路块的另一端子之间的第二电路装置（3）。 第二电路装置适于补偿第一可变电阻值的变化，以确保放大器基本上恒定的输入电阻。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP3717233B2

公开(公告)日：2005-11-16

申请号：JP12963996

申请日：1996-05-24

Applicant: エスティーマイクロエレクトロニクスエス.アール.エル.STMicroelectronics S.r.l. ,  コンソルツィーオ ペル ラ リセルカ スッラ ミクロエレットローニカ ネル メッゾジオルノConsorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno

Inventor： ノベッリ アルド ,  カントーネ ジウセッペ

IPC: H03K5/1532 ,  H03K5/1252

CPC classification number: H03K5/1252

公开(公告)号：JP3679324B2

公开(公告)日：2005-08-03

申请号：JP2000343934

申请日：2000-11-10

Applicant: エスティーマイクロエレクトロニクスエス.アール.エル.STMicroelectronics S.r.l.

Inventor： マリア ボルネオ アントニオ ,  サリナリ ランフランコ

IPC: G06T5/00 ,  H04N5/21 ,  H04N7/26 ,  H04N7/24

CPC classification number: G06T5/002 ,  G06T5/20 ,  G06T5/50 ,  G06T2207/10016 ,  G06T2207/20182 ,  H04N5/21 ,  H04N19/80

Abstract: A method of filtering noise of digital pictures comprises selecting a first set of pixels (WORKING_WINDOW) constituted by the union of a pixel of the current picture to be filtered (P) and of a second set of pixels temporally and spatially near (PIXEL_NEAR) to said pixel, calculating a certain number (N) of extended sums (SUMkj) of values assumed by as many pre-established weight functions of the intensity of a selected video component (kj) on the first set of pixels (WORKING_WINDOW). The pixels of the second set of pixels near (PIXEL_NEAR) can belong to the current picture or to a preceding picture. Several noise filters for digital pictures implementing the method of the invention are also presented.

公开(公告)号：JP3653595B2

公开(公告)日：2005-05-25

申请号：JP5274994

申请日：1994-02-24

Applicant: エスティーマイクロエレクトロニクスエス.アール.エルSTMicroelectronics S.r.l.

Inventor： エンリコ・マリア・アルフォンソ・ラヴァネリ ,  フラヴィオ・ヴィラ

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/78

CPC classification number: H01L29/7816 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/66659 ,  Y10S148/126