公开(公告)号：CN114637713A

公开(公告)日：2022-06-17

申请号：CN202111023215.1

申请日：2021-09-01

Applicant: 三星电子株式会社

Inventor： 陈炯珉 ,  孙永训 ,  赵泫润 ,  崔荣暾 ,  崔桢焕

IPC: G06F13/38 ,  G06F15/16 ,  H04L25/49

Abstract: 提供了一种转译器件、一种测试系统和一种存储器系统。该转译器件包括：多个第一输入/输出(I/O)电路，基于脉冲幅度调制(PAM)‑M模式通过多个引脚分别发送和接收第一信号；第二I/O电路，基于PAM‑N模式通过一个或多个引脚发送和接收第二信号；以及转译电路，将第一信号转译为第二信号并将第二信号转译为第一信号。M和N是2或更大的不同整数。

公开(公告)号：CN114551397A

公开(公告)日：2022-05-27

申请号：CN202111346238.6

申请日：2021-11-15

Applicant: 三星电子株式会社

Inventor： 李民宰 ,  卞辰瑫 ,  孙永训 ,  崔荣暾 ,  郭判硕 ,  李明勋 ,  崔桢焕

IPC: H01L23/528 ,  H01L27/115

Abstract: 一种非易失性存储器芯片，包括：单元区域，该单元区域包括第一表面、与第一表面相对的第二表面、第一单元结构以及与第一单元结构间隔开的第二单元结构；在单元区域的第一表面上的外围电路区域，外围电路区域包括连接到第一单元结构的第一外围电路、连接到第二单元结构的第二外围电路以及在第一外围电路和第二外围电路之间的连接电路；通孔，该通孔在第一单元结构和第二单元结构之间并从单元区域的第二表面延伸到外围电路区域的连接电路；重分布层，该重分布层覆盖单元区域的第二表面上的通孔、连接到通孔并沿着第二表面延伸；和芯片焊盘，该芯片焊盘连接到重分布层。

公开(公告)号：CN114203218A

公开(公告)日：2022-03-18

申请号：CN202111020816.7

申请日：2021-09-01

Applicant: 三星电子株式会社

Inventor： 李受哲 ,  朴宰佑 ,  孙永训 ,  崔荣暾 ,  崔桢焕

IPC: G11C7/22

Abstract: 一种存储器设备，包括存储器单元阵列和数据输入和输出电路，该数据输入和输出电路被配置为输出包括从存储器单元阵列读取的数据的数据信号(DQ信号)和包括基于n电平脉冲幅度调制的、与存储器设备的操作条件相关联的翻转图案的数据选通信号(DQS信号)，其中n是大于或等于4的整数。

公开(公告)号：CN114078554A

公开(公告)日：2022-02-22

申请号：CN202110891702.3

申请日：2021-08-04

Applicant: 三星电子株式会社

Inventor： 朴俊容 ,  孙永训 ,  赵泫润 ,  崔荣暾 ,  崔桢焕

IPC: G11C29/12 ,  G11C29/18 ,  G11C29/42

Abstract: 提供了生成多电平信号的方法和基于多电平信号发送数据的方法。在生成具有彼此不同的三个或更多个电压电平中的一个电压电平的多电平信号的方法中，包括两个或更多个位的输入数据被接收。两个或更多个驱动路径中的至少一个驱动路径的驱动强度基于所述两个或更多个位被改变，使得输出数据信号在其期间从第一电压电平被转变为第二电压电平的第一转变时间被改变。作为多电平信号的输出数据信号被生成，使得输出数据信号的第一转变时间被改变，并且输出数据信号在其期间从第一电压电平被转变为与第二电压电平不同的第三电压电平的第二转变时间被保持。

公开(公告)号：CN114078505A

公开(公告)日：2022-02-22

申请号：CN202110937656.6

申请日：2021-08-16

Applicant: 三星电子株式会社

Inventor： 崔赫峻 ,  卞辰瑫 ,  孙永训 ,  崔荣暾 ,  崔桢焕

IPC: G11C7/22 ,  G11C16/08

Abstract: 一种半导体设备，包括：多电平接收器，包括N个感测放大器和对N个感测放大器的输出进行解码的解码器，N个感测放大器中的每一个接收具有M个电平的多电平信号和参考信号(其中，M是大于2的自然数，并且其中，N是小于M的自然数)；时钟缓冲器，接收参考时钟信号；以及时钟控制器，使用参考时钟信号生成N个时钟信号，将N个时钟信号分别输入到N个感测放大器，并且使用N个感测放大器的输出分别确定N个时钟信号中的每一个的相位。

公开(公告)号：CN113764006A

公开(公告)日：2021-12-07

申请号：CN202110430292.2

申请日：2021-04-21

Applicant: 三星电子株式会社 ,  汉阳大学校产学协力团

Inventor： 朴宰佑 ,  崔荣暾 ,  崔桢焕 ,  俞昌植

IPC: G11C7/10

Abstract: 提供了一种存储器装置和包括该存储器装置的存储器系统。存储器装置可以包括数据总线反转(DBI)模式选择器，其被配置为根据多位数据从分别与多个DBI模式对应的多个多位DBI信号之中选择第一多位DBI信号；多模式DBI编码器，其被配置为通过根据第一多位DBI信号对多位数据进行DBI编码来生成经编码的多位数据；以及收发器，其被配置为通过数据通道发送与经编码的多位数据对应的数据符号，并且通过DBI通道发送与第一多位DBI信号对应的DBI符号。

公开(公告)号：CN112951287A

公开(公告)日：2021-06-11

申请号：CN202110219921.7

申请日：2018-05-28

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  金始弘 ,  李昶教 ,  崔桢焕 ,  河庆洙

IPC: G11C7/10 ,  G11C7/24 ,  G11C5/14

Abstract: 本发明提供了一种控制包括多个存储器区块的多区块系统中的片内终结器的方法。所述方法包括：当所述多区块存储器系统上电时，使所述多个存储器区块的片内终结器电路进入初始状态；在写操作期间，启用所述多个存储器区块中的写目标存储器区块和非目标存储器区块的片内终结器电路；以及在读操作期间，在启用所述多个存储器区块中的非目标存储器区块的片内终结器电路的同时，禁用所述多个存储器区块中的读目标存储器区块的片内终结器电路。

公开(公告)号：CN110808074A

公开(公告)日：2020-02-18

申请号：CN201910348611.8

申请日：2019-04-28

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  崔桢焕 ,  玄锡勋

IPC: G11C7/10

Abstract: 输出驱动器包括：预驱动器，接收驱动器控制代码以在执行读取操作的同时响应于数据而生成上拉控制信号或下拉控制信号；片上终止控制器，接收第一片上终止控制代码以在执行写入操作的同时响应于片上终止使能信号而生成第一片上终止控制信号；和主驱动器，包括在执行读取操作的同时响应于上拉控制信号而生成高电平输出数据并且在执行写入操作的同时响应于第一片上终止控制信号而利用第一高电压来终止高电平输入数据并且利用第一低电压来终止低电平输入数据的上拉n沟道金属氧化物半导体(NMOS)驱动器、和在执行读取操作的同时响应于下拉控制信号而生成低电平输出数据的下拉NMOS驱动器。

公开(公告)号：CN109950227A

公开(公告)日：2019-06-28

申请号：CN201811250307.1

申请日：2018-10-25

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  崔桢焕 ,  玄锡勋

IPC: H01L23/52 ,  H01L27/02

Abstract: 提供了一种半导体封装件。该半导体封装件包括：第一层，包括第一半导体芯片和第一通孔；第一再分布层，设置在第一层的表面上，并且包括第一-第一布线和第二-第一布线；以及第二层，包括第二半导体芯片，并且堆叠在第一层上。第一半导体芯片包括第一-第一缓冲器，第一-第一缓冲器电连接在第一-第一布线与第二-第一布线之间。

公开(公告)号：CN102097124A

公开(公告)日：2011-06-15

申请号：CN201010526195.5

申请日：2010-11-01

Applicant: 三星电子株式会社

Inventor： 崔桢焕 ,  金梁基 ,  崔英

IPC: G11C11/4193 ,  G11C16/06

CPC classification number: H03K19/0005 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 示例实施例公开了减小电流消耗的具有片内终结(ODT)结构的半导体设备以及在所述半导体设备中执行的终结方法。所述半导体设备包括：校准电路，用于响应于参考电压和与外部电阻器相连的校准端的电压来生成校准代码；以及片内终结器，用于响应于校准代码和片内终结控制信号来控制数据输入/输出垫片的终结电阻。数据输入/输出垫片的终结电阻大于校准端的电阻。