-
公开(公告)号：KR1020090116157A
公开(公告)日：2009-11-11
申请号：KR1020080041907
申请日：2008-05-06
Applicant: 고려대학교 산학협력단
Abstract: PURPOSE: An instruction fetch apparatus for 16-bit instruction set is provided to increase the arithmetic operation efficiency by distinguishing and folding the move which is added for the arithmetic operation. CONSTITUTION: A prefetch unit(140) pre-fetch a command through a front-end pipeline. An instruction queue(170) successively stores the command which it is previously fetched for the instruction decoding. A move folding unit(160) folds the move command for the arithmetic operation in the prefetch cycle of the prefetch part within the order queue and the prefetch part.
Abstract translation: 目的：提供16位指令集的指令提取装置，通过区分和折叠为算术运算添加的移动来提高算术运算效率。 构成：预取单元（140）通过前端管道预取命令。 指令队列（170）依次存储先前取出的用于指令解码的命令。 移动折叠单元（160）在订单队列和预取部分中的预取部分的预取周期中折叠用于算术运算的移动命令。
-
52.发明授权
公开(公告)号：KR100888675B1
公开(公告)日：2009-03-13
申请号：KR1020070016244
申请日：2007-02-15
Applicant: 고려대학교 산학협력단
Abstract: 임베디드 코어에서 멀티 쓰레드 실행을 위해 확장된 프로세서 및 임베디드 코어에서 멀티 쓰레드 실행 방법이 개시된다.
본 발명은 멀티 쓰레드로 제작된 코드를 명령어 메모리로부터 인출하는 명령어 패치부, 상기 인출된 코드들을 디코드하고, 상기 인출된 코드들의 실행 순서를 설정하는 디코드부, 상기 설정된 실행 순서에 따라 각각의 쓰레드에 대한 코드를 실행하는 복수의 실행부, 상기 디코드부를 위한 명령어 정보를 저장하는 스패셜 레지스터 및 시리얼 코드 영역에서는 전체 영역을 사용하고, 패러럴 코드 영역에서는 각각의 쓰레드를 위해 분할된 영역을 사용하는 범용 레지스터를 포함한다.
본 발명에 의하면, CMP의 성능을 유지하는 상태에서 전력 소모량을 줄이고, 프로세서의 면적을 줄여 제조가 용이하다.-
53.发明公开
公开(公告)号：KR1020080076392A
公开(公告)日：2008-08-20
申请号：KR1020070016244
申请日：2007-02-15
Applicant: 고려대학교 산학협력단
CPC classification number: G06F9/3009 , G06F9/30101 , G06F9/461
Abstract: A processor extended for executing multi threads in an embedded core and a method thereof are provided to reduce a power consumption, to reduce an occupation area and to make production easy while maintaining performance of a CMP(Chip Multi Processor). A processor extended for executing multi threads in an embedded core includes a command fetch unit(310), a decoding unit(320), plural executing units(331,332), a special register(321) and a general purposed register(329). The command fetch unit withdraws codes, made by multi threads, from a command memory. The decoding unit decodes the withdrawn codes, and sets an execution order for the withdrawn codes. The plural executing units execute a code with respect to each of threads according to the set execution order. The special register, which are made up of plural components, stores command information for the decoding unit. The general purposed register uses the whole serial code section, and a divided part of a parallel code section for each of threads. At this time a rename unit can control a general purposed register in the parallel code area wherein the rename unit makes the plural executing units to recognize the general purposed register as two more divided sections.
Abstract translation: 提供了用于在嵌入式核心中执行多线程的处理器及其方法，以减少功耗，减少占用面积并使生产容易，同时保持CMP（芯片多处理器）的性能。 扩展用于在嵌入式核心中执行多线程的处理器包括命令提取单元（310），解码单元（320），多个执行单元（331,332），专用寄存器（321）和通用目的寄存器（329）。 命令提取单元从命令存储器中提取由多线程制成的代码。 解码单元对提取的代码进行解码，并设置撤销代码的执行顺序。 多个执行单元根据设定的执行顺序对每个线程执行代码。 由多个组件组成的特殊寄存器存储用于解码单元的命令信息。 一般目的寄存器使用整个序列号部分，每个线程使用并行代码部分的一部分。 此时，重命名单元可以控制并行代码区域中的一般目的寄存器，其中重命名单元使多个执行单元将通用目的寄存器识别为两个更多分割区段。
-
-
公开(公告)号：KR1020170127694A
公开(公告)日：2017-11-22
申请号：KR1020160058087
申请日：2016-05-12
Applicant: 고려대학교 산학협력단
CPC classification number: G06F12/0815 , G06F9/30043 , G06F12/0238 , G06F12/0804 , G06F12/0868
Abstract: 본발명은영구메모리의영구적저장순서를제공하기위한캐시에서의메모리관리장치및 그방법을개시한다. 즉, 본발명은주 메모리로영구메모리를사용하는컴퓨터시스템에서주 메모리의메모리쓰기명령순서가프로세서에서의메모리쓰기명령순서와일치하도록캐시메모리를관리하는영구메모리의영구적저장순서를제공함으로써전원을켜면이전의작업내용으로바로복귀가가능한즉시부팅을실현할수 있으며, 전원차단또는시스템충돌에의한복구가필요한상황에서도주 메모리로영구메모리를사용함에있어주 메모리차원에서복구가가능할수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020170107770A
公开(公告)日：2017-09-26
申请号：KR1020160031491
申请日：2016-03-16
Applicant: 고려대학교 산학협력단 , 에스케이하이닉스 주식회사
CPC classification number: G06F12/121 , G06F12/0238 , G06F2212/1032 , G06F2212/69 , G06F2212/70 , G06F2212/7205 , G06F2212/7208 , G11C29/82
Abstract: 메모리장치는, 멀티비트의어드레스에의해억세스되는다수의제1페이지를포함하는메인블록; 및상기멀티비트의어드레스의일부비트에의해억세스가능한다수의제2페이지를포함하고, 억세스된제2페이지들중 상기어드레스의나머지비트와동일한태그를저장하는제2페이지에상기억세스된제1페이지의데이터전부또는일부를대체할대체데이터가저장되는서브블록을포함할수 있다.
Abstract translation: 该存储设备包括：主块，包括由多位地址访问的多个第一页; 并且多个第二页面可由多位地址的一些位访问，其中第二页面存储与所访问的第二页面的其余位相同的标签， 存储用于替换子块中的全部或部分数据的替换数据的块。
-
公开(公告)号：KR101754348B1
公开(公告)日：2017-07-06
申请号：KR1020160075860
申请日：2016-06-17
Applicant: 고려대학교 산학협력단
CPC classification number: G06F11/1666 , G06F12/0292 , G06F12/10 , G06F2212/1016 , G06F2212/1044 , G06F2212/601 , G06F2212/657 , G06F2212/7211 , G06F17/30339 , G06F3/0638 , G06F17/30138 , G06F17/3033
Abstract: 본발명은정보저장테이블을관리하는분석시스템및 그의제어방법을개시한다. 즉, 본발명은정보저장위치를해싱하는단위인물리기본영역(physical region)을동일한크기의복수의물리서브영역(physical subregion)으로나눈상태에서, 구성가능한모든조합중에서미리설정된목표값을만족하는가상기본영역의조합을확인하고, 상기확인된목표값을만족하는가상기본영역의조합과관련한해시값을메모리의미리설정된영역에저장함으로써단위영역별로필요한정보저장공간을초과하더라도다른영역에서정보저장공간의여분이있다면상기여분이있는정보저장공간을활용하여정보저장공간의효율성을극대화시킬수 있다.
Abstract translation: 本发明公开了一种管理信息存储表的分析系统及其控制方法。 也就是说，根据本发明，作为用于散列信息存储位置的单元的物理区域被划分成具有相同大小的多个物理子区域， 可以确认虚拟基本区域的组合并将与满足确认的目标值的虚拟基本区域的组合相关的散列值存储在存储器的预定区域中， 如果存在额外的存储空间，则可以通过利用冗余信息存储空间来最大化信息存储空间的效率。
-
公开(公告)号：KR1020170075396A
公开(公告)日：2017-07-03
申请号：KR1020150185001
申请日：2015-12-23
Applicant: 고려대학교 산학협력단 , 에스케이하이닉스 주식회사
CPC classification number: G06F12/0811 , G06F12/0895 , G06F2212/283
Abstract: 메모리시스템은, 제1어드레스를이용해억세스되는다수의영역을포함하고, 각영역에는캐시된데이터의존재여부와제2어드레스가저장되는제1캐시메모리; 상기제1캐시메모리의억세스결과캐시된데이터가존재하는경우에상기제1캐시메모리의억세스된영역에저장된제2어드레스를이용해억세스되는제2캐시메모리; 및상기제1캐시의억세스결과캐시된데이터가존재하지않는경우에상기제1어드레스를이용해억세스되는메인메모리를포함할수 있다.
Abstract translation: 存储器系统包括使用第一地址访问的多个区域，每个区域具有第一高速缓存存储器，在第一高速缓存存储器中存储高速缓存的数据和第二地址的存在或不存在; 当由于第一高速缓冲存储器的访问而存在数据高速缓存时，使用存储在第一高速缓冲存储器的访问区域中的第二地址访问第二高速缓冲存储器; 并且当第一缓存的访问没有缓存数据时，使用第一地址访问主存储器。
-
公开(公告)号：KR1020150096177A
公开(公告)日：2015-08-24
申请号：KR1020140017316
申请日：2014-02-14
Applicant: 고려대학교 산학협력단
Abstract: 발명의 실시예에 따른 플래시 변환 계층을 포함하는 플래시 메모리 장치와 연동하는 호스트의 가비지 컬랙션 수행 방법으로서, 상기 플래시 메모리 장치의 플래시 변환 계층으로부터 가비지 컬렉션 요청을 수신하는 수신 단계; 상기 가비지 컬렉션 요청 수신 시 수행하고 있는 태스크가 플래시 메모리 비관련 태스크인 경우 가비지 컬렉션 요청에 대한 허가 정보를 상기 플래시 메모리 장치의 플래시 변환 계층에 전달하는 허가 단계; 상기 가비지 컬렉션 요청 수신 시 수행하고 있는 태스크가 플래시 메모리 관련 태스크인 경우 태스크 대기 행렬에 플래시 메모리 비관련 태스크가 존재한다면 현재 수행하고 있는 태스크를 블록하고 상기 플래시 메모리 비관련 태스크를 수행하는 태스크 스위칭을 실시한 후 가비지 컬렉션 요청에 대한 허가 정보를 상기 플래시 메모리 장치의 플래시 변환 계층에 전달하는 태스크 스위칭 허가 단계; 및 상기 가비지 컬렉션 요청 수신에 따라 현재 수행하고 있는 태스크가 플래시 메모리 관련 태스크이면서 태스크 대기 행렬에 플래시 메모리 비관련 태스크가 존재하지 않을 경우 상기 가비지 컬렉션 요청을 허가하지 않는 불허 단계를 포함한다.
Abstract translation: 根据本发明的实施例，一种用于执行与包括闪光转换层的闪存设备协作的垃圾回收的方法。 该方法包括：从快闪存储装置的闪速转换层请求垃圾收集的接收步骤; 在正在执行的任务与接收到垃圾收集请求时的闪速存储器相关的情况下，向闪速存储器件的闪存转换层发送关于垃圾收集请求的批准信息的批准步骤; 如果在接收到垃圾收集时正在执行的任务与闪速存储器相关的情况下，在任务等待矩阵中存在与闪速存储器无关的任务的情况下，阻止正在执行的罐的任务切换批准步骤， 执行与闪存无关的执行任务的任务切换，然后将关于垃圾回收的批准信息发送到闪存设备的闪存转换层; 如果在接收到垃圾收集请求时当前正在执行的任务是与闪存相关的任务，并且与闪存无关的任务在任务等待矩阵中不存在，则不批准垃圾收集请求的不批准步骤 。
-
公开(公告)号：KR101500527B1
公开(公告)日：2015-03-09
申请号：KR1020130110247
申请日：2013-09-13
Applicant: 고려대학교 산학협력단
IPC: H04B5/00
Abstract: NFC칩은, 서로 다른 통신 표준을 지원하는 다수의 통신 모듈, 통신 모듈들 간의 스위칭 확률을 나타내는 가중치가 저장된 메모리 및 NFC통신을 위하여 메모리에 저장된 가중치에 기반해 외부기기의 통신 방식에 대응되는 통신 모듈을 탐색하는 제어부를 포함한다. 이때, 제어부는, 가중치의 내림차순에 따라, 현재 접속 가능 상태에 있는 기준 통신 모듈에서 전환 가능한 통신 모듈과 외부기기와의 통신 가능 여부를 확인하여, 통신 모듈을 탐색한다.
Abstract translation: NFC芯片包括：多个通信模块，被配置为支持不同的通信标准; 存储器，被配置为存储指示所述通信模块之间的切换概率的加权值; 以及控制单元，被配置为基于存储在存储器中的NFC通信的加权值来搜索与外部设备的通信方法相对应的通信模块，其中，所述控制单元确认是否可以从参考通信模块切换的通信模块 目前处于可连接状态可以与外部设备进行通信。 因此，通过优先搜索具有高加权值的标准并最小化不必要标准的搜索次数，可以增加搜索速度并降低功耗。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.028 seconds)
