-
公开(公告)号：WO2017188620A1
公开(公告)日：2017-11-02
申请号：PCT/KR2017/003813
申请日：2017-04-07
Applicant: 고려대학교 산학협력단
Abstract: 본 발명은 주 메모리의 에러 셀 회피를 위한 가상 메모리 관리 장치 및 그 방법을 개시한다. 즉, 본 발명은 스택 영역의 경우 에러 셀을 포함하는 블록이 스택 프레임 사이에 위치하도록 스택 프레임을 할당하고 해제하며, 힙 영역의 경우 에러 셀을 포함하는 블록을 힙 영역 메모리 관리 데이터 구조에 할당 상태로 처리하고, 코드 영역의 경우 에러 셀을 포함하는 페이지를 프로파일을 통해 자주 사용되지 않는 코드에 할당하며, 파일 맵 영역의 경우 크기가 페이지 단위로 정렬되어 있지 않을 때 마지막 페이지에 사용되지 않는 영역에 에러를 포함하는 페이지를 할당함으로써 프로세서가 주 메모리의 에러 셀을 사용함으로써 발생할 수 있는 데이터 손실 또는 오동작을 방지할 수 있다.
Abstract translation: 本发明公开了一种管理用于主存储器中的错误单元避免的虚拟存储器的装置和方法。 即，本发明被分配给堆栈帧，其中包括当所述堆栈区域被布置在堆栈帧之间和释放，并分配包含错误小区到堆存储器管理数据结构状态的堆块的情况下的错误单元的块 在代码区域中，包含错误单元的页面被分配给在配置文件中没有频繁使用的代码。对于文件映射区域，当大小未按页面对齐时， 通过分配包含错误的页面，可以防止由于处理器使用主存储器中的错误单元而可能发生的数据丢失或故障。
-
公开(公告)号：WO2015037941A1
公开(公告)日：2015-03-19
申请号：PCT/KR2014/008527
申请日：2014-09-12
Applicant: 고려대학교 산학협력단
IPC: H04B5/00
Abstract: NFC칩은, 서로 다른 통신 표준을 지원하는 다수의 통신 모듈, 통신 모듈들 간의 스위칭 확률을 나타내는 가중치가 저장된 메모리 및 NFC통신을 위하여 메모리에 저장된 가중치에 기반해 외부기기의 통신 방식에 대응되는 통신 모듈을 탐색하는 제어부를 포함한다. 이때, 제어부는, 가중치의 내림차순에 따라, 현재 접속 가능 상태에 있는 기준 통신 모듈에서 전환 가능한 통신 모듈과 외부기기와의 통신 가능 여부를 확인하여, 통신 모듈을 탐색한다.
Abstract translation: NFC芯片包括：用于支持不同通信协议的多个通信模块; 存储存储通信模块之间的切换概率的权重的存储器; 以及控制器，用于根据存储在用于NFC通信的存储器中的权重来检测与外部设备的通信方法相对应的通信模块。 这里，控制器根据权重的降序，通过检查外部设备是否能够与当前可连接状态的参考通信模块切换的通信模块进行通信来检测通信模块。
-
公开(公告)号：WO2014189344A1
公开(公告)日：2014-11-27
申请号：PCT/KR2014/004679
申请日：2014-05-26
Applicant: 고려대학교 산학협력단
CPC classification number: G06F11/1068 , G06F12/0802 , Y02D10/13
Abstract: 본 발명은 캐시에 있어, 더티(dirty) 데이터를 저장하는 신뢰 캐시; 및 클린(clean) 데이터를 저장하는 비신뢰 캐시;를 포함하되, 상기 캐시는 상기 신뢰 캐시와 상기 비신뢰 캐시에 기지정된 비율로 캐시 영역을 할당하여 동작을 시작하며, 상기 비신뢰 캐시는 상기 신뢰 캐시보다 낮은 전압이 공급되는 캐시를 제공한다.
Abstract translation: 本发明提供了一种缓存，包括：用于存储脏数据的可靠缓存; 以及用于存储干净数据的不可靠缓存，其中高速缓存开始以预定比率分配的高速缓存区域到可靠高速缓存和不可靠高速缓存的操作，并且不可靠高速缓存具有比其低的供应电压 可靠的缓存。
-
4.发明申请
公开(公告)号：WO2014106966A1
公开(公告)日：2014-07-10
申请号：PCT/KR2013/000558
申请日：2013-01-24
Applicant: 고려대학교 산학협력단
IPC: G11C11/406 , G11C11/4063 , G11C11/401
CPC classification number: G11C11/40611 , G11C11/40622
Abstract: 본 발명은 동적 메모리 반도체 장치에서 선택적인 리프레쉬 방식을 통해 리프레쉬를 최소화하도록 한 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법에 관한 것이다.
Abstract translation: 本发明涉及一种具有基于读和写访问的选择性刷新功能的动态存储器件及其选择刷新方法，其中通过动态存储器半导体器件中的选择刷新方法使刷新操作最小化。
-
公开(公告)号：WO2012026656A1
公开(公告)日：2012-03-01
申请号：PCT/KR2011/000463
申请日：2011-01-24
Applicant: 고려대학교 산학협력단 , 김선욱 , 김종옥 , 황석중
CPC classification number: H04L1/0007 , H04B5/0031 , H04B5/0037 , H04L1/1809 , H04W4/12
Abstract: 본 발명은 자체 전원이 없는 수동장치와 상기 수동장치에 무선으로 전원을 공급하며 상기 수동장치와 통신하는 능동장치를 포함한 수동 통신 시스템에서의 데이터 전송 방법에 관한 것으로서, 더욱 상세하게는 수동장치에서 능동장치로 전송하는 전송 메시지에 대해 현재 링크 주파수의 특성을 고려하여 전송 효율이 최적화되도록 동기신호의 개수를 가변적으로 설정하여 전송함으로써 낮은 신호대 잡음비 및 부정확하고 불안정한 특성이 있는 수동 통신의 주파수에서 동기를 잃는 현상을 해결하여 전송 효율을 높이고, 상기 전송 메시지에 대해 상기 동기신호 사이의 메시지를 현재 링크 주파수의 특성을 고려하여 전송 효율이 최적화되도록 메시지 단편길이 또는 메시지 단편개수를 가변적으로 설정하여 전송함으로써 높은 전송 효율을 유지하도록 하여 수동장치에서 멀티미디어 스트림 데이터와 같은 대용량의 데이터 전송을 안정적으로 하며, 메시지 단편에 고유번호를 삽입하여 전송함으로써 비트 오류 발생 확률을 쉽게 계산할 수 있으며 수신오류 시 해당 메시지 단편만 재전송하도록 하여 과부하를 방지하고, 능동장치의 요청에 따라 동기신호의 개수, 메시지 단편의 개수, 메시지 단편의 길이를 조절함으로써 다양한 통신 환경에 알맞게 대응하도록 하여 통신 환경에 대한 적응성이 뛰어난 효과가 있다.
Abstract translation: 本发明涉及一种无自动电源的无源设备和一种无源通信系统上的数据传输方法，无源通信系统向无源设备供电，并且包括与无源设备通信的有源设备，更具体地说，增强了传输 通过可变地设置和发送同步信号的数量来解决具有低信噪比和不精确和不稳定特性的被动通信频率失去同步的现象的效率，以优化从无源设备发送的传输消息的传输效率 考虑到现有链路频率的特性，到有源设备，通过可变地设置和发送消息片段长度或消息片段号码来保持高传输效率，在无源设备上稳定诸如多媒体流数据的大容量数据传输， 选择 考虑到当前链路频率的特性，在传输消息的同步信号之间消息的传输效率，通过插入和发送消息片段上的识别号码和重传一个 在传输错误的情况下对应的消息片段，并且通过经由调整同步信号的数量，消息片段的数量和消息片段的长度来实现与各种通信环境的适当对应，显示出对通信环境的良好的适应性， 到活动设备的请求。
-
Patent Agency Ranking
公开(公告)号：WO2010058981A2
公开(公告)日：2010-05-27
申请号：PCT/KR2009/006833
申请日：2009-11-19
Applicant: 고려대학교 산학협력단 , 김선욱 , 누옌띠홍장
Abstract: 본 발명은 C, C++, 포트란 및 자바와 같은 고수준 언어로 된 코드를 Verilog 또는 VHDL과 같은 HDL코드로 변환하는 방법 및 시스템에 관한 것으로서, 본 발명에 따른 시스템은 Programming Directive로 표시된 변환대상 고수준 언어 코드로부터 상기 Programming Directive를 읽은 후 상기 변환대상 고수준 언어 코드를 하드웨어 부분 코드와 소프트웨어 부분 코드로 파티션하는 HLL-to-HLL 소스 변환기, 상기 하드웨어 부분 코드와 소프트웨어 부분코드를 컴파일하는 메인 컴파일러, 상기 하드웨어 부분 코드를 HDL 코드로 변환하는 HLL-to-HDL 변환기, 컴파일된 상기 소프트웨어 부분 코드를 실행하는 메인코어 및 변환된 상기 HDL 코드를 실행하는 전용하드웨어를 포함하는 것을 특징으로 한다.
Abstract translation: 本发明涉及将诸如C，C ++，Java，Fortran之类的高级语言代码转换成诸如Verilog或VHDL的HDL代码的方法和系统。 根据本发明的系统包括：HLL至HLL源转换器，用于读取在要转换的高级语言代码上标记的编程指令，然后划分要转换为硬件代码的高级语言代码，以及 软件代码; 用于编译硬件和软件代码的主要编译器; 用于将硬件代码转换成HDL代码的HLL至HDL转换器; 执行编译软件代码的主要核心; 以及用于执行转换的HDL代码的专用硬件。
-
-
公开(公告)号：KR102122821B1
公开(公告)日：2020-06-15
申请号：KR1020180023124
申请日：2018-02-26
Applicant: 고려대학교 산학협력단
IPC: G11C29/00 , G11C29/12 , G11C11/401
-
9.发明授权데이터의 선택적 시프트 연산을 이용한 데이터의 확장 및 축소를 위한 병렬 연산용 데이터 변환 장치 및 그 방법 有权用于通过使用数据的选择性移位操作来扩展和减少数据的并行计算的数据转换装置和方法
公开(公告)号：KR101805694B1
公开(公告)日：2017-12-06
申请号：KR1020160107664
申请日：2016-08-24
Applicant: 고려대학교 산학협력단
IPC: G06F9/30
CPC classification number: G06F9/30134
Abstract: 본발명은데이터의선택적시프트연산을이용한데이터의확장및 축소를위한병렬연산용데이터변환장치및 그방법을개시한다. 즉, 본발명은입력데이터에서여러특정위치의데이터비트를선택적으로미리설정된제 1 방향으로시프트하여데이터를확장하거나또는상기입력데이터에서여러특정위치의데이터비트를선택적으로미리설정된제 2 방향으로시프트하여데이터를축소하는데있어병렬적으로데이터변환을수행함으로써, 데이터크기가커져도지연시간이늘지않으며, 결함이발생한시스템에서결함회피를위한여분의자원이이용가능할경우데이터변환기의확장기/축소기를적용하여결함감내시스템을구축함으로써입력데이터의특정위치를선택적으로빠르게추출하는정보처리시스템의데이터변환용도로사용할수 있다.
Abstract translation: 公开了一种用于使用数据的选择性移位操作来扩展和减少数据的并行计算的数据转换设备和方法。 即，本发明是在第二方向上，以在特定位置中的数据位的不同移位选择性地移位到所述第一预定方向上延伸的数据，或选择性预先设定与从输入数据中的特定位置的输入数据的数目的数据位 如果发生故障的系统中有用于避免缺陷的冗余资源，则应用数据转换器的扩展器/减速器 通过构建缺陷容忍系统，它可以用于快速选择性提取输入数据特定位置的信息处理系统的数据转换。
-
10.发明公开
公开(公告)号：KR1020140088725A
公开(公告)日：2014-07-11
申请号：KR1020130000616
申请日：2013-01-03
Applicant: 고려대학교 산학협력단
IPC: G11C11/406 , G11C11/4063 , G11C11/401
CPC classification number: G11C11/40611 , G11C11/40622
Abstract: The present invention relates to a dynamic memory device including a selective refresh function according to read and write access and a selective refresh method. More specifically, the said invention reduces the power consumption by minimizing refresh by considering replicated data correlation among the LLC; the physical storage medium and the dynamic memory by selectively refreshing a data cell based on the read access and write access of the physical storage medium; and the LLC to directly exchange the data with the dynamic memory. The present invention improves the performance of the read and the write, reduces memory access time by selectively designating an access block or a refresh line based on an updated bit value of a refresh bit cell by constructing the refresh bit cell which represents a plurality of refresh bit vector cells, and the refresh bit vector cell corresponding to the access block or the line of the data cell by increasing a substantive refresh efficiency and a low buffer hit rate.
Abstract translation: 本发明涉及一种动态存储装置，其包括根据读写访问和选择刷新方法的选择刷新功能。 更具体地，所述发明通过考虑LLC中的复制数据相关性来最小化刷新来降低功耗; 物理存储介质和动态存储器，通过基于物理存储介质的读取访问和写访问有选择地刷新数据单元; 和LLC直接与动态内存交换数据。 本发明通过构造表示多个刷新的刷新位单元，通过基于刷新位单元的更新的位值有选择地指定访问块或刷新线来提高读取和写入的性能，从而减少存储器访问时间 通过增加实质的刷新效率和低的缓冲命中率，对应于访问块或数据单元的行的刷新位向量单元。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.025 seconds)
