公开(公告)号：KR1020170014791A

公开(公告)日：2017-02-08

申请号：KR1020150108682

申请日：2015-07-31

Applicant: 삼성전기주식회사

Inventor： 홍용민 ,  박문수 ,  이종호 ,  김민희

IPC: H01F17/00 ,  H01F27/28 ,  H01F41/04

CPC classification number: H01F41/046 ,  H01F17/0013 ,  H01F17/04 ,  H01F27/292 ,  H01F2017/048

Abstract: 본발명은내부에배치되고, 나선형상의코일패턴부와, 상기코일패턴부의단부와연결되며상기자성체바디의일면으로노출되는인출부를포함하는제 1 및제 2 코일부를포함하는자성체바디를포함하고, 상기자성체바디의폭 방향최외측에배치된코일패턴부는상기자성체바디의폭 방향제 1 및제 2 측면으로노출되며, 노출된상기코일패턴부는단면이직선형상이고, 상기제 1 및제 2 측면에노출된코일패턴부를덮도록마진부가배치된코일전자부품에관한것이다.

Abstract translation: 线圈电子部件包括磁体，其中设置有包括具有螺旋形状的线圈图案部分的第一和第二线圈部分和连接到线圈图案部分的端部的引线部分。 引线部分分别暴露于磁体的表面，并且线圈图案部分在磁体的宽度方向上暴露于磁体的第一和第二侧表面，并且边缘部分设置成覆盖线圈图案 暴露于磁体的第一和第二侧表面的部分。

公开(公告)号：KR1020170004124A

公开(公告)日：2017-01-11

申请号：KR1020150094037

申请日：2015-07-01

Applicant: 삼성전기주식회사

Inventor： 박문수 ,  엄지현 ,  최재열

IPC: H01F17/00 ,  H01F27/28 ,  H01F41/04

CPC classification number: H01F27/255 ,  H01F17/0013 ,  H01F17/04 ,  H01F27/2823 ,  H01F27/292 ,  H01F41/046

Abstract: 본발명은지지부의양측에형성된코일부와, 상기지지부및 코일부를감싸는자성체부를포함하고, 상기자성체부는상기코일부주변에형성된디핑(dipping) 코팅부, 상기코일부내측에형성된코어부, 상기코일부외측에형성된외주부및 상기코일부의상측및 하측에형성된제 1 및제 2 커버부를포함하여이루어지며, 상기디핑(dipping) 코팅부는형상이방성을갖는금속파우더를포함하는코일전자부품에관한것이다.

Abstract translation: 线圈电子部件包括形成在支撑部分的两个表面上的线圈部分和包围支撑部分和线圈部分的磁体。 磁性体包括形成在线圈部周围的浸渍涂布部，形成在线圈部内部的芯部，形成在线圈部外侧的外周部，以及形成在线圈部的上下的第一和第二盖部。 浸渍涂层部分含有具有形状各向异性的金属粉末。

公开(公告)号：KR101580399B1

公开(公告)日：2015-12-23

申请号：KR1020140077155

申请日：2014-06-24

Applicant: 삼성전기주식회사

Inventor： 박문수 ,  김태영 ,  이동환

IPC: H01F17/04 ,  H01F27/28 ,  H01F41/04

CPC classification number: H01F41/046 ,  H01F17/0013 ,  H01F27/255 ,  H01F27/292 ,  H01F2003/106 ,  H01F2017/0066 ,  Y10T29/49075 ,  H01F27/2804 ,  H01F41/041

Abstract: 본발명은내부코일부가매설된자성체본체를포함하는칩 전자부품에있어서, 상기자성체본체는상기내부코일부를포함하는코어층; 및상기코어층의상부및 하부에배치된상부및 하부커버층;을포함하며, 상기코어층은상기상부및 하부커버층중 적어도하나와다른투자율을갖는칩 전자부품에관한것이다.

Abstract translation: 芯片电子部件技术领域本发明涉及一种芯片电子部件，其包括具有嵌入其中的内部线圈单元的磁性材料的主体。 磁性材料的主体包括：具有内部线圈单元的芯层; 以及设置在芯层的上部和下部的上下层。 芯层具有与上盖层和下盖层中的至少一个不同的渗透性。

公开(公告)号：KR1020150105088A

公开(公告)日：2015-09-16

申请号：KR1020140027292

申请日：2014-03-07

Applicant: 삼성전기주식회사

Inventor： 한진옥 ,  김태영 ,  박문수

IPC: H01F17/00 ,  H01F41/04

CPC classification number: H01F41/041 ,  H01F17/0013 ,  H01F27/2804 ,  H01F27/29 ,  H01F27/292 ,  H01F27/306 ,  H01F41/024 ,  H01F41/046 ,  H01F2027/2809 ,  Y10T29/4902 ,  Y10T29/49073

Abstract: 본 발명은 칩 전자부품 및 그 제조방법에 관한 것으로, 보다 상세하게는 별도의 추가 절연 공정 없이도 박막 절연층의 형성에 따른 미절연 불량을 개선할 수 있는 칩 전자부품 및 그 제조방법에 관한 것이다.

Abstract translation: 芯片电子部件及其制造方法技术领域本发明涉及芯片电子部件及其制造方法。 更具体地说，本发明涉及一种芯片电子部件，其不需要额外的绝缘处理即可消除使用薄绝缘层的不良绝缘及其制造方法。

公开(公告)号：KR101420525B1

公开(公告)日：2014-07-16

申请号：KR1020120133666

申请日：2012-11-23

Applicant: 삼성전기주식회사

Inventor： 이사용 ,  김진영 ,  이근용 ,  윤금희 ,  박문수

IPC: H01F17/00 ,  H01F27/28

CPC classification number: H01F17/0013 ,  H01F41/041 ,  H01F41/046 ,  H01F2017/048 ,  Y10T29/4902

Abstract: 본 발명은 내부 전극 코일 패턴이 형성된 기판, 및 상기 내부 전극 코일 패턴이 형성된 기판에 자성체를 충진시킨 적층체를 적층하여 이루어진 적층형 인덕터이고, 상기 기판은 자성 물질을 포함하는 조성물을 이용하여 형성되는 적층형 인덕터에 관한 것이다.
본 발명에 따르면, 파워 인덕터 제조시 기판을 전극 회로 패턴의 중간에 위치하도록 하면 상기 기판을 갭 (gap) 재료로 활용 가능하므로 인덕터 칩의 두께를 최소화시킬 수 있다. 또한, 상기 기판 형성 조성물에 자성 물질을 포함시켜 자성 특성을 향상시킬 수 있으며, 상기 조성물에 액정 올리고머와 나노클레이를 첨가하여 자성 금속 간의 절연성을 높여 인덕턴스를 높일 수 있고, 구조체의 치수안정성과 물리적 강성을 확보할 수 있다.

公开(公告)号：KR1020040025266A

公开(公告)日：2004-03-24

申请号：KR1020020057147

申请日：2002-09-19

Applicant: 삼성전기주식회사

Inventor： 박문수 ,  장병규 ,  이대형

IPC: H03H9/00

CPC classification number: H01P1/20345 ,  H01G4/40 ,  H01P1/2088 ,  H03H7/1775

Abstract: PURPOSE: A multilayer LC filter is provided to prevent a cambering phenomenon and a blistering phenomenon due to the stress between a dielectric layer and a magnetic layer by using a buffer layer including Ba-Nd-Ti-based material, Ni-Zn-Cu-Fe-based material, and Bi-based glass material of 5 to 10 weight percent. CONSTITUTION: A multilayer LC filter includes a stacked body, which is formed with one or more dielectric layers(30b,30c) and one or more magnetic layers(30a,30d). The dielectric layers(30b,30c) and the magnetic layers(30a,30d) include predetermined conductive patterns for forming capacitor elements and inductor elements. The dielectric layers(30b,30c) are formed with Ba-Nd-Ti-based materials. The magnetic layers(30a,30d) are formed with Ni-Zn-Cu-Fe-based materials. A buffer layer including Ba-Nd-Ti-based material, Ni-Zn-Cu-Fe-based material, and Bi-based glass material of 5 to 10 weight percent is formed between the dielectric layers(30b,30c) and the magnetic layers(30a,30d).

Abstract translation: 目的：提供一种多层LC滤波器，通过使用包括Ba-Nd-Ti基材料，Ni-Zn-Cu-基材料的缓冲层，防止介电层和磁性层之间的应力引起的弯曲现象和起泡现象， Fe基材料和5至10重量％的Bi基玻璃材料。 构成：多层LC滤波器包括由一个或多个电介质层（30b，30c）和一个或多个磁性层（30a，30d）形成的层叠体。 电介质层（30b，30c）和磁性层（30a，30d）包括用于形成电容器元件和电感器元件的预定导电图案。 电介质层（30b，30c）由Ba-Nd-Ti基材料形成。 磁性层（30a，30d）由Ni-Zn-Cu-Fe系材料形成。 在电介质层（30b，30c）和磁性体之间形成有包含Ba-Nd-Ti系材料，Ni-Zn-Cu-Fe系材料和5〜10重量％Bi系玻璃材料的缓冲层 层（30A，30D）。