公开(公告)号：KR100113649B1

公开(公告)日：1997-04-01

申请号：KR1019930016781

申请日：1993-08-27

Applicant: 삼성전자주식회사

Inventor： 권규형 ,  박길서

IPC: H01L27/04

公开(公告)号：KR1019960026932A

公开(公告)日：1996-07-22

申请号：KR1019940035828

申请日：1994-12-22

Applicant: 삼성전자주식회사

Inventor： 권규형

IPC: H01L29/70

Abstract: 본 발명은 정전기로부터 반도체장치를 보호하기 위한 정전기 보호용 반도체장치에 관한 것으로 동작전압인 VDD 보다 높은 전압이 인가되므로써 VDD방향으로 순방향의 P+/n- 다이오드나 PMOS 트랜지스터를 사용할 수 없는 경우는 Vss방향으로 수직형 PNP 트랜지스터를 연결하여 포지티브 정전기를 방전시키고, 반대로 네가티브 정전기는 Vss 방향으로 연결한 n+/p- 다이오드에 의해 반도체기판을 통해 방전된다.
또한 Vss(=0[V]) 보다 낮은 전압(〈0 V)이 입력 또는 출력되는 회로의 경우는 VDD 방향으로 연결한 수직형 NPN BJT(Bipolar Junction Transistor)동작에 의해 네가티브 방향의 정전기에 대한 방전경로를 형성시키고, 포지티브 펄스의 정전기는 VDD방향으로 연결한 P+/n- 다이오드의 순방향 특성에 의해 방전을 이루므로써 반도체장치의 내부회로가 손상을 받지 않게 되므로 반도체장치의 신뢰성을 크게 향상시키는데 큰 효과가 있다.

公开(公告)号：KR1019950007092A

公开(公告)日：1995-03-21

申请号：KR1019930016466

申请日：1993-08-24

Applicant: 삼성전자주식회사

Inventor： 권규형 ,  김대규

IPC: H01L27/08

Abstract: 본 발명은 기판상에 n웰과 이에 인접한 p웰이 형성된 상기 웰 접촉 부분과 소정거리(d)이격된 상기 p웰내의 부분에 형성한 제2불순물 영역과, 동일 p웰내에서 상기 제2불순물 영역과 소자 분리된 거리에 형성한 제3불순물영역과, 상기 n웰상에 상기 제2불순물 영역과는 소자 분리된 위치에 형성된 제1불순물영역이 형성되는 각각의 액티브 영역을 마련하는 소자분리 단계; 상기 소자분리후 제1, 제2액티브 영역에 n형 고농도 불순물 이온 주입과, 제3액티브 영역내에 P형 고농도 불순물 이온 주입으로 각각 상기 제1 내지 제3불순물 영역을 형성하는 단계; 기판상에 절연층을 형성하고, 상기 불순물 영역에 접촉창을 형성한 후 금속층을 연결하여 제1 및 제3불순물 영역은 접지에, 제2불순물 영역은 전극 패드에 연결하는 단계로 이루어짐을 특징으로 하는 반도체 장치의 정전기 보호소자 형성방법에 관한 것.

公开(公告)号：KR1019950007082A

公开(公告)日：1995-03-21

申请号：KR1019930016781

申请日：1993-08-27

Applicant: 삼성전자주식회사

Inventor： 권규형 ,  박길서

IPC: H01L27/04

Abstract: 정전기 보호장치를 구비하는 반도체 집적회로 및 그 제조방법은 출력 버퍼로 사용되며 정전기가 인가되는 씨모스 트랜지스터와 정전기 보호소자는 N형 반도체 기판의 전표면에 P-웰, N-웰, P-웰 및 N-웰을 각각 형성하고, 이 웰영역들 내에 소오스 및 드레인으로 되는 n+영역들 및 p+영역을 형성한후, P-웰과 N-웰이 인접하도록 그 상부에 게이트를 형성하여, N-웰과 n+영역과 게이트와 P-웰의 p+영역을 접지단으로 하고, P-웰의 n+영역을 본딩패드 접속단으로 하여, 본딩패드로 인가되는 정극성과 부극성의 정전기 스트레스에 의한 전류를 접지단(Vss)으로 효과적으로 방전시키도록 하였다. 따라서 상보형 모스 트랜지스터의 출력단과 입력단에 정전기 보호소자를 형성하여 정극성 및 부극성의 정전전하를 접지단으로 방전함으로써 매우 얇은 게이트 절연막이나 드레인-게이트간이 정전기에 의해 대규모 집적회로가 파괴되는 것을 방지하는 정전기 보호장치를 구비하는 반도체 집적회로에 유용하게 적용되는 장점이 있다.