公开(公告)号：KR100564553B1

公开(公告)日：2006-03-28

申请号：KR1019990023488

申请日：1999-06-22

Applicant: 삼성전자주식회사

Inventor： 윤재철 ,  권규형

IPC: H03K19/0185

Abstract: 전원전압 사이의 바운싱에 기인하는 오동작을 방지할 수 있는 톨러런트 형 출력 드라이버가 개시된다. 상기 톨러런트 형 출력 드라이버는, 제1전원전압과 출력단 사이에 접속되고 게이트에 제3전원전압이 인가되는 제1피모스 트랜지스터, 및 상기 출력단과 접지전압 사이에 접속되고 게이트에 제2전원전압이 인가되는 제1엔모스 트랜지스터를 구비하며, 상기 제2전원전압은 상기 제1전원전압이 제1다이오드를 통해 문턱전압만큼 전압강하되어 발생되고 상기 제3전원전압은 상기 제2전원전압이 제2다이오드를 통해 문턱전압만큼 전압강하되어 발생되는 것을 특징으로 한다.

公开(公告)号：KR100393220B1

公开(公告)日：2003-07-31

申请号：KR1020010015249

申请日：2001-03-23

Applicant: 삼성전자주식회사

Inventor： 권규형

IPC: H01L27/04

CPC classification number: H01L27/0274 ,  H01L23/4824 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Semiconductor device for electrostatic discharge protection comprises: transistors having a multi-fingered structure; multilayer interconnections separated from one another, and formed in proportion to and connected to common drain regions of the transistors; a pad conductive layer formed on the interconnections; and contact plugs for connecting the interconnections to one another. Semiconductor device for electrostatic discharge protection comprises: transistors having a multi-fingered structure; multilayer interconnections (M1-M6) separated from one another, and formed in proportion to and connected to common drain regions of the transistors; a pad conductive layer (450) formed on the multilayer interconnections; and several contact plugs (C1-C3) for connecting interconnections of the multilayer interconnections to one another and for connecting the multilayer interconnections to the pad conductive layer so that a current flowing in the common drain regions of the transistors may pass only through the multilayer interconnections connected to the common drain regions and may flow into the pad conductive layer.

Abstract translation: 用于静电放电保护的半导体器件包括：具有多指结构的晶体管; 多层互连彼此分开，并与晶体管的公共漏极区成比例并连接; 在互连上形成的焊盘导电层; 和用于将互连彼此连接的接触塞。 用于静电放电保护的半导体器件包括：具有多指结构的晶体管; 多层互连（M1-M6），彼此分离并且与晶体管的公共漏极区成比例并连接; 形成在多层互连上的焊盘导电层（450） 和多个用于将多层互连的互连彼此连接并且用于将多层互连连接到焊盘导电层的接触塞（C1-C3），使得在晶体管的公共漏极区中流动的电流仅可以通过多层互连 连接到公共漏极区并且可以流入焊盘导电层。

公开(公告)号：KR100169360B1

公开(公告)日：1999-01-15

申请号：KR1019950068220

申请日：1995-12-30

Applicant: 삼성전자주식회사

Inventor： 권규형

IPC: H01L27/10

Abstract: 본 발명은 반도체 장치의 보호 소자에 관한 것으로서, 더욱 상세하게는, 정전기 따위의 과전압으로부터 반도체 장치를 보호하는 보호 소자에 관한 것이다. 본 발명에서는 종래의 SCR(silicon controlled rectifier) 구조에서 기판과 n 영역의 접합면에 n
+ 드레인 탭(drain-tap)을 두어 트리거 전압을 낮춘 LVTSCR(low voltage trigger SCR)에서 캐소드(cathode)를 깊게 형성한다. 이렇게 함으로써 (-) 전압에 대해서도 효율적으로 방전할 수 있다.

公开(公告)号：KR100169359B1

公开(公告)日：1999-01-15

申请号：KR1019950068221

申请日：1995-12-30

Applicant: 삼성전자주식회사

Inventor： 권규형

IPC: H01L27/06

Abstract: 본 발명은 반도체 장치의 보호 소자에 관한 것으로서, 더욱 상세하게는, 동작 전압을 낮춘 입출력 보호 소자에 관한 것이다. 본 발명에 따른 반도체 장치의 보호 소자는 고립된 베이스 영역을 가지는 접합 트랜지스터로서 이미터 영역은 보호하고자 하는 내부 회로의 입력단에 연결되고 컬렉터 영역은 내부 회로의 전원 전압에 연결된다. 이 때, 컬렉터 영역의 역할을 하는 기판을 외부와 연결하는 고농도 n
+ 영역을 베이스 영역과 접하게 하여 음의 전압이 인가되는 경우 컬렉터-베이스 간 항복이 고농도 n
+ 영역과 베이스 영역의 사이에서 일어나게 함으로써 동작 전압을 줄일 수 있다.

公开(公告)号：KR1019970072701A

公开(公告)日：1997-11-07

申请号：KR1019970012115

申请日：1997-04-02

Applicant: 삼성전자주식회사

Inventor： 권규형

IPC: H03K19/094

Abstract: 본 발명은 정전기보호회로를 개시한다. 본 발명의 전기보호회로는 제1전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인 및 제2공통노드에 연결된 게이트를 가진 제1트랜지스터; 및 제2전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인, 제2공통노드에 연결된 게이트 및 접지전압에 연결된 채널영역을 가진 제2트랜지스터를 포함하는 반도체장치의 입출력버퍼의 정전기 보호회로에 있어서, 제1전원전압에 연결된 소오스, 상기 두 개이 공통노드 중 어느 하나에 연결된 드레인, 제2전원전압에 연결된 게이트 및 접지전압에 연결된 채널영역을 가진 제3트랜지스터; 제2전원전압에 연결된 소오스, 상기 두 개의 공통노드 중 어느 하나에 연결된 드레인, 제2전원전압에 연결된 게이트 및 접지전압에 연결된 채널영역을 가지는 제4트랜지스터; 및 접지전압에 연결된 소오스, 상기 두 개이 공통노드 중 어느 하나에 연결된 드레인, 접지전압에 연결된 게이트 및 채널영역을 가지는 제5트랜지스터를 구비한 것을 특징으로 한다.

公开(公告)号：KR1020010002484A

公开(公告)日：2001-01-15

申请号：KR1019990022304

申请日：1999-06-15

Applicant: 삼성전자주식회사

Inventor： 윤재철 ,  권규형

IPC: H03K19/0185

Abstract: PURPOSE: An output driver circuit is provided to have voltage protect function while converting voltage levels. CONSTITUTION: A differential transistor couple(TN1,TN2) is controlled by an input signal for deciding first/second current pass to a ground voltage. A switching unit(22) transforms first/second output control signals into ground voltage in response to an invert signal of the input signal. An alternate transistor couple(TP3,TP4) is alternatively connected to first/second output control signals for transforming first/second output control signals into source voltage. An output driver terminal(30) generates different voltage levels toward source/ground voltages in response to input signal and first/second output control signals.

Abstract translation: 目的：提供输出驱动电路，以便在转换电压电平时具有电压保护功能。 构成：差分晶体管耦合（TN1，TN2）由用于将第一/第二电流通过用于接地电压的输入信号控制。 开关单元（22）响应于输入信号的反相信号将第一/第二输出控制信号变换为接地电压。 替代的晶体管耦合（TP3，TP4）交替地连接到第一/第二输出控制信号，用于将第一/第二输出控制信号变换为源电压。 输出驱动器端子（30）响应于输入信号和第一/第二输出控制信号而产生朝向源极/地电压的不同电压电平。

公开(公告)号：KR1020010002483A

公开(公告)日：2001-01-15

申请号：KR1019990022303

申请日：1999-06-15

Applicant: 삼성전자주식회사

Inventor： 윤재철 ,  권규형

IPC: H03K17/04

Abstract: PURPOSE: An output driver circuit is provided to protect transistors from damage with respect to a TTL-level voltage applied to an output port from an external source while reducing a switching time. CONSTITUTION: A circuit(10) being driven by first and second input signals(PG,NG) generated from an internal circuit of a semiconductor device, comprises a pull-up transistor(TP1) for transmitting a voltage level of a power voltage side to a first auxiliary output node(A), in response to the first input signal; a pull-down transistor(TN1) for transmitting a voltage level of a ground voltage side to a second auxiliary output node(B), in response to the second input signal; and voltage protecting transistors(TP2,TN2) for transmitting a voltage level of the first or the second auxiliary output node to an output port. The pull-up transistor and the pull-down transistor are low voltage resistance elements while the voltage protecting transistors are high voltage resistance elements.

Abstract translation: 目的：提供输出驱动器电路，以防止晶体管相对于从外部源施加到输出端口的TTL电平电压而损坏，同时减少切换时间。 构成：由半导体器件的内部电路产生的第一和第二输入信号（PG，NG）驱动的电路（10）包括用于将电源电压侧的电压电平传送到的上拉晶体管（TP1） 第一辅助输出节点（A），响应于所述第一输入信号; 用于响应于所述第二输入信号将接地电压侧的电压电平传输到第二辅助输出节点（B）的下拉晶体管（TN1）; 以及用于将第一或第二辅助输出节点的电压电平传输到输出端口的电压保护晶体管（TP2，TN2）。 上拉晶体管和下拉晶体管是低电压电阻元件，而电压保护晶体管是高电压电阻元件。

公开(公告)号：KR1020000073201A

公开(公告)日：2000-12-05

申请号：KR1019990016350

申请日：1999-05-07

Applicant: 삼성전자주식회사

Inventor： 윤재철 ,  권규형

IPC: G11C11/403

Abstract: PURPOSE: A semiconductor device has an output driver using an internal power source voltage whose power consumption is low and circuit configuration is simple. CONSTITUTION: A semiconductor device comprises an internal circuit using an internal power source voltage and being connected with an external system. The device comprises: a differential amplification part(221) amplifying a difference voltage between an output signal of the internal circuit and an inverted signal of the output signal; and a driving part(231) which is connected to the differential amplification part and inputs the internal power source voltage and outputs a voltage appropriate for the external signal in response to the output of the differential amplification part and to the output signal. Thus, the power consumption of the semiconductor device is lowered and the structure is simplified. It is desirable that the semiconductor device comprises the first and the second inverter(211,212), and the output signal of the internal circuit is inputted to the first inverter, and the output of the first inverter is inputted to the differential amplification part and to the driving part, and the second inverter inverts the output of the first inverter and inputs it to the differential amplification part.

Abstract translation: 目的：半导体器件具有使用功耗低且电路配置简单的内部电源电压的输出驱动器。 构成：半导体器件包括使用内部电源电压并与外部系统连接的内部电路。 该装置包括：差分放大部分，放大内部电路的输出信号和输出信号的反相信号之间的差分电压; 和驱动部分（231），其连接到差分放大部分并输入内部电源电压，并响应于差分放大部分的输出和输出信号输出适合外部信号的电压。 因此，半导体器件的功耗降低，结构简化。 期望半导体器件包括第一和第二反相器（211,212），并且内部电路的输出信号被输入到第一反相器，并且第一反相器的输出被输入到差分放大部分 驱动部分，第二反相器反相第一反相器的输出并将其输入到差分放大部分。

公开(公告)号：KR1020000055675A

公开(公告)日：2000-09-15

申请号：KR1019990004428

申请日：1999-02-09

Applicant: 삼성전자주식회사

Inventor： 정유신 ,  권규형

IPC: H01L27/08

Abstract: PURPOSE: Output end pull down driver of semiconductor device for low power voltage provides available interface without problems with a high voltage applied on a drainage of a NMOS transistor when a maximum available voltage is decreased on a PN junction between a drainage and a bulk of the NMOS transistor of output end. CONSTITUTION: Output end pull down driver of semiconductor device for low power voltage comprises; a pull down driver(211) is mounted on a output end; the pull down driver(211) is comprising a 1st, 2nd NMOS transistors(221,222), a pad(231) is connected on the pull down driver(211). The semiconductor device(201) gives and takes the signals with outer system through the pad(231). The drainage(D1) of the 1st NMOS transistor(221) connected on the pad(231). The inner power voltage(VDD) is applied on a gate(G1) of the 1st NMOS transistor(221). A source(S1) and bulk(B1) of the 1st NMOS transistor(221) are connected electrically. The drainage of 2nd NMOS transistor(222) is connected on the source(S1) of the 1st NMOS transistor(221), a output signal(P1) is applied on a gate of 2nd NMOS transistors(222). A ground voltage(VSS) of device(201) is applied on the source and bulk of 2nd NMOS transistors(222).

Abstract translation: 目的：用于低功率电压的半导体器件的输出端下拉驱动器提供了可用的接口，而无需在NMOS晶体管的引流上施加高电压的问题，当在一个引流和一个主体之间的PN结上降低最大可用电压时 输出端的NMOS晶体管。 构成：用于低功率电压的半导体器件的输出端下拉驱动器包括： 下拉驱动器（211）安装在输出端; 下拉驱动器（211）包括第一，第二NMOS晶体管（221,222），焊盘（231）连接在下拉驱动器（211）上。 半导体器件（201）通过焊盘（231）给出外部系统的信号并获取信号。 连接在焊盘（231）上的第一NMOS晶体管（221）的引流（D1）。 内部电源电压（VDD）施加在第一NMOS晶体管（221）的栅极（G1）上。 第一NMOS晶体管（221）的源极（S1）和体（B1）电连接。 第二NMOS晶体管（222）的引流连接在第一NMOS晶体管（221）的源极（S1）上，在第二NMOS晶体管（222）的栅极上施加输出信号（P1）。 第二NMOS晶体管（222）的源极和体积上施加器件（201）的接地电压（VSS）。

公开(公告)号：KR1020000041074A

公开(公告)日：2000-07-15

申请号：KR1019980056850

申请日：1998-12-21

Applicant: 삼성전자주식회사

Inventor： 정유신 ,  권규형

IPC: H03K19/00

Abstract: PURPOSE: An input inverter circuit is provided to make a stable input voltage signal which is transferred to an input terminal of an inverter by connecting a bulk of a transfer transistor to the input terminal of the inverter. CONSTITUTION: An input inverter circuit comprises a pad, an N-channel MOS transistor(N1) for a transmission, and an inverter consisting of a P-channel MOS transistor(M1) and an N-channel MOS transistor(M2). The N-channel MOS transistor(N1) has a gate connected to a power supply voltage(VDD), a drain connected to the pad and a source connected to an input terminal(A) of the inverter(or the drain of the transfer transistor). The N-channel MOS transistor(N1) has a bulk connected to the drain of the transistor(N1) or the input terminal(A) of the inverter. The channels of the P-channel and N-channel MOS transistors(M1,M2) are connected in series between the power supply voltage and a ground voltage, and the gates thereof are connected in common to the source of the N-channel MOS transistor(N1).

Abstract translation: 目的：提供输入反相器电路，通过将大量传输晶体管连接到逆变器的输入端，形成稳定的输入电压信号，该信号传输到逆变器的输入端。 构成：输入反相器电路包括衬垫，用于透射的N沟道MOS晶体管（N1）和由P沟道MOS晶体管（M1）和N沟道MOS晶体管（M2）构成的反相器。 N沟道MOS晶体管（N1）具有连接到电源电压（VDD）的栅极，连接到焊盘的漏极和连接到反相器（或传输晶体管的漏极）的输入端子（A）的源极 ）。 N沟道MOS晶体管（N1）具有与晶体管（N1）的漏极或反相器的输入端子（A）连接的体。 P沟道和N沟道MOS晶体管（M1，M2）的沟道在电源电压和接地电压之间串联连接，其栅极共同连接到N沟道MOS晶体管的源极 （N1）。