公开(公告)号：KR1020140013416A

公开(公告)日：2014-02-05

申请号：KR1020120080282

申请日：2012-07-23

Applicant: 서강대학교산학협력단

Inventor： 최우영

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L41/0926 ,  B82Y10/00 ,  H01L27/10882

Abstract: The present invention is to provide a laterally-actuated electromechanical memory device with an H cell structure and a method of fabricating the same. Right and left main word lines, a bit line, and upper and lower sub word lines are formed in a horizontal direction on a single-layered conductive layer. Four right and left cantilever electrodes are symmetrically formed in both sides of a bit line so as to implement horizontal driving between the right and left main word lines and the upper and lower sub word lines. At least two cell strings where the laterally-actuated electromechanical memory devices are arranged as unit memory cells are stacked in a horizontal and/or vertical direction. The bit lines on an upper and a lower layer and the right and left main word lines are electrically and vertically connected through each contact plug made when forming lines on each layer.

Abstract translation: 本发明提供一种具有H电池结构的横向致动的机电存储器件及其制造方法。 在单层导电层上形成左右主字线，位线，上下副字线。 四个左右悬臂电极对称地形成在位线的两侧，以便实现左右主字线和上下字线之间的水平驱动。 横向驱动的机电存储器件被布置为单元存储单元的至少两个单元串被堆叠在水平和/或垂直方向上。 上层和下层上的位线以及右和左主字线在每层上形成线时通过每个接触塞电连接和垂直连接。

公开(公告)号：KR1020140003147A

公开(公告)日：2014-01-09

申请号：KR1020120070923

申请日：2012-06-29

Applicant: 에스케이하이닉스 주식회사 ,  서강대학교산학협력단

Inventor： 최우영 ,  윤규한

IPC: H01L21/82 ,  H01L23/62

CPC classification number: H01L23/5252 ,  H01L29/66477 ,  H01L29/78

Abstract: According to the present invention, the antifuse of a semiconductor device includes a source and a drain separated from each other in a substrate; a gate insulating layer formed on the substrate where one end touches the source and the other end touches the drain; and an gate electrode formed on the gate insulating layer and including at least one corner part where the length of the gate increases and decreases in a gate width direction in each end of the source and the drain.

Abstract translation: 根据本发明，半导体器件的反熔丝包括在衬底中彼此分离的源极和漏极; 形成在基板上的栅极绝缘层，其中一端接触源极，另一端接触漏极; 以及形成在所述栅极绝缘层上并且包括栅极长度在源极和漏极的每个端部中的栅极宽度方向上的减小的至少一个角部的栅电极。

公开(公告)号：KR1020110111743A

公开(公告)日：2011-10-12

申请号：KR1020100030976

申请日：2010-04-05

Applicant: 서강대학교산학협력단

Inventor： 최우영

IPC: H01L29/768 ,  H01L21/336

CPC classification number: H01L29/7391 ,  H01L29/4236 ,  H01L29/66356

Abstract: 본 발명은 터널링 전계효과 트랜지스터에 관한 것으로, 더욱 상세하게는 소스영역과 채널영역이 서로 마주보는 구조를 채택함으로써, 터널링 전류가 흐르는 면적을 증가시켜 구동전류의 향상은 물론 터널링 접합 두께가 소스와 채널 사이의 매우 얇은 반도체 막의 두께로 규정되어 급격한 구동전류의 변화를 가능하게 할 수 있어, 저전력 고효율 전자제품에 응용될 수 있는 터널링 전계효과 트랜지스터에 관한 것이다.

公开(公告)号：KR101064219B1

公开(公告)日：2011-09-14

申请号：KR1020100046661

申请日：2010-05-18

Applicant: 서강대학교산학협력단

Inventor： 조일환 ,  최우영

IPC: H01L27/115

CPC classification number: H01L45/06 ,  H01L21/76205 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1683

Abstract: 본 발명은 PRAM 소자, PRAM 어레이 및 그 제조방법에 관한 것으로, 반도체 기판을 식각하여 트렌치를 형성하고, 상기 트렌치의 측벽 상에 측벽 게이트를 형성하여 수직형 채널 구조를 갖도록 함으로써, 스위칭 소자로 소모되는 면적을 최소화 하여 고집적이 가능함은 물론, 트렌치 양측 벽에 형성된 측벽 게이트 사이에 하부전극, 상변화 물질층 및 상부전극 순으로 순차 적층하며 채우게 됨으로써, 상변화 물질층을 자기 정렬로 원하는 두께로 용이하게 형성할 수 있는 효과가 있다.